发明名称 |
半导体装置和层叠型半导体装置及其制造方法 |
摘要 |
一种半导体装置的制造方法,用于制造设有依次层叠具有多层配线结构的电路部和与该电路部导电连接的电极的基板(10),和贯通上述基板并与上述电极导电连接的连接端子(24)的半导体装置,该制造方法包括:上述基板上形成绝缘膜的绝缘膜形成工序;对上述绝缘膜,在与连接端子预形成部相对应的位置上,形成多个连接孔,在含有上述连接孔形成区域的区域内,在上述绝缘膜上形成凹部的开口工序;在上述基板面内,在与上述连接端子预形成部不同的位置上,形成配线用沟的沟形成工序;和在上述连接孔、凹部、沟内形成导电构件的导电构件形成工序,重复进行上述各工序,依次层叠形成上述电路部分配线层和连接端子。 |
申请公布号 |
CN1303659C |
申请公布日期 |
2007.03.07 |
申请号 |
CN200410038529.9 |
申请日期 |
2004.04.29 |
申请人 |
精工爱普生株式会社 |
发明人 |
增田员拓 |
分类号 |
H01L21/48(2006.01);H01L21/60(2006.01);H01L21/50(2006.01);H01L23/485(2006.01);H01L23/52(2006.01);H01L25/065(2006.01);H01L25/07(2006.01);H01L25/18(2006.01);H01L23/12(2006.01) |
主分类号 |
H01L21/48(2006.01) |
代理机构 |
中科专利商标代理有限责任公司 |
代理人 |
李香兰 |
主权项 |
1.一种半导体装置的制造方法,是设有依次层叠具有多层配线结构的电路部和与该电路部导电连接的电极的基板,和贯通上述基板并与上述电极导电连接的连接端子的半导体装置的制造方法,其特征在于,包括:上述基板上形成绝缘膜的绝缘膜形成工序;对上述绝缘膜,在与连接端子预形成部相对应的位置上,形成多个连接孔,在含有上述连接孔形成区域的区域内,在上述绝缘膜上形成凹部的开口工序;在上述基板面内,在与上述连接端子预形成部不同的位置上,形成配线用沟的沟形成工序;和在上述连接孔、凹部、沟内形成导电构件的导电构件形成工序,重复进行上述绝缘膜形成工序,开口工序,沟形成工序,导电构件形成工序,在上述基板的厚度方向上,依次层叠形成上述电路部配线层和连接端子。 |
地址 |
日本东京 |