发明名称 |
半导体存储器件及其制造方法和信息改写方法 |
摘要 |
提供一种半导体存储器件及其制造方法和信息改写方法,可以增大向ONO膜进行写入前和进行写入后的读出电流的差。该半导体存储器件包括第1扩散区、栅绝缘膜、栅电极、第1多层膜和第3扩散区。第1扩散区在半导体衬底中形成。栅绝缘膜在从第1扩散区分离的位置处,在半导体衬底上形成。栅电极在栅绝缘膜上形成。第1多层膜在第1扩散区和栅绝缘膜之间,在半导体衬底上形成。第3扩散区在半导体衬底中在第1多层膜的附近形成。第3扩散区的杂质浓度比第1扩散区低。在第1多层膜中,正电荷(空穴)作为主体被蓄积后,负电荷(电子)作为主体被蓄积而进行写入。负电荷与正电荷极性相反。 |
申请公布号 |
CN1921123A |
申请公布日期 |
2007.02.28 |
申请号 |
CN200610077375.3 |
申请日期 |
2006.04.29 |
申请人 |
冲电气工业株式会社 |
发明人 |
小野隆;藤井成久;汤田崇;大贯健司 |
分类号 |
H01L27/115(2006.01);H01L29/792(2006.01);H01L21/8247(2006.01);H01L21/336(2006.01) |
主分类号 |
H01L27/115(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
岳耀锋 |
主权项 |
1.一种半导体存储器件,包括:在半导体衬底中形成的第1扩散区;在从上述第1扩散区分离的位置处,在上述半导体衬底上形成的栅绝缘膜;在上述栅绝缘膜上形成的栅电极;在上述第1扩散区和上述栅绝缘膜之间,在上述半导体衬底上形成的第1多层膜;以及在上述半导体衬底中在上述第1多层膜的附近形成的、杂质浓度比上述第1扩散区低的第3扩散区,且在上述第1多层膜中,第1电荷作为主体被蓄积后,与第1电荷极性相反的第2电荷作为主体被蓄积而进行写入。 |
地址 |
日本东京 |