发明名称 |
甚低有效介电常数互连结构及其制造方法 |
摘要 |
一种应用了甚低介电常数(k)绝缘体和铜布线来获得高性能布线的结构。该布线由相对坚固的低k电介质—例如SiLk或SiO<SUB>2</SUB>—来支撑,而甚低k且更不坚固的间隙填充材料置于结构的剩余部分,从而该结构组合了用于坚固的耐用层和甚低k电介质以同时获得强度和互连的电性能。 |
申请公布号 |
CN1302533C |
申请公布日期 |
2007.02.28 |
申请号 |
CN03126394.1 |
申请日期 |
2003.09.30 |
申请人 |
国际商业机器公司 |
发明人 |
唐纳德·F·克纳派瑞;逖莫斯·J·达尔顿;斯黛芬·M·盖茨;玛哈德维尔·克里施南;塞姆帕斯·普鲁肖撒曼;肖恩·P·E·史密斯;赛特亚·尼塔 |
分类号 |
H01L21/768(2006.01);H01L23/52(2006.01) |
主分类号 |
H01L21/768(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王永刚 |
主权项 |
1.一种内刻蚀和间隙填充方法,用于制造集成电路中的互连结构,包含下列步骤:a)在支撑表面上沉积支撑电介质;b)在所述支撑电介质上形成一组互连小孔,至少其中一些小孔的下表面和支撑表面之间留有一定的垂直距离;c)通过用导电互连材料填充所述这组互连小孔并进行平面化而形成一组布线特征,由此至少某些布线特征受下表面之下的支撑电介质的支撑部分支撑;d)利用所述布线特征作为掩模,用定向刻蚀来刻蚀支撑电介质,从而只在所述布线特征下面的所述支撑部分中的结构中留下支撑电介质,所述支撑电介质具有第一介电常数;e)沉积保形密封层,所述保形密封层覆盖所述布线特征的上面和所述支撑电介质的侧面;f)沉积间隙填充电介质材料,从而用该间隙填充电介质填充所述这组布线特征之间的间隙,所述间隙填充电介质具有低于第一介电常数值的第二介电常数;以及g)对所述间隙填充电介质进行平面化,直到这组布线特征的顶表面与间隙填充电介质的顶表面齐平。 |
地址 |
美国纽约 |