发明名称 记忆胞之制造方法、记忆胞与记忆胞阵列
摘要 一种硫化物记忆胞的制造方法,其中在此记忆胞中之硫化物记忆体组件的截面区域系由下电极的厚度及字元线的宽度所控制。因此,藉由此方法可形成超小的硫化物记忆胞。
申请公布号 TWI274401 申请公布日期 2007.02.21
申请号 TW093135395 申请日期 2004.11.18
申请人 旺宏电子股份有限公司 发明人 龙翔澜
分类号 H01L21/8239(2006.01) 主分类号 H01L21/8239(2006.01)
代理机构 代理人 詹铭文 台北市中正区罗斯福路2段100号7楼之1;萧锡清 台北市中正区罗斯福路2段100号7楼之1
主权项 1.一种记忆胞的形成方法,包括: 在一基底上形成一下电极; 在该下电极上沉积一记忆体组件;以及 在该记忆体组件上形成一字元线,该记忆体组件的 一截面区域系由该下电极的一厚度及该字元线的 一宽度决定。 2.如申请专利范围第1项所述之记忆胞的形成方法, 其中沉积该记忆体组件包括沉积一硫化物记忆体 组件。 3.如申请专利范围第2项所述之记忆胞的形成方法, 更包括: 在基底中提供自对准的一位元线;以及 在该位元线上形成一隔离元件,系延伸于该字元线 及该下电极之间。 4.如申请专利范围第3项所述之记忆胞的形成方法, 其中形成该下电极的步骤包括在该基底上方沉积 一导电材料膜层。 5.如申请专利范围第4项所述之记忆胞的形成方法, 其中沉积该导电材料膜层包括: 沉积该导电材料膜层,系具有一较低的水平部分、 一垂直部分及一较高的水平部分,每一部分具有一 厚度;以及 移除移除该较高的水平部分以形成一接触窗,该接 触窗的一宽度即为该垂直部分的厚度。 6.如申请专利范围第5项所述之记忆胞的形成方法, 更包括在该隔离元件及该导体材料膜层之间形成 一金属矽化物(silicide)。 7.如申请专利范围第6项所述之记忆胞的形成方法, 其中沉积该导体材料膜层包括沉积一多晶矽材料 。 8.如申请专利范围第6项所述之记忆胞的形成方法, 其中沉积该导体材料膜层包括沉积一金属化合物, 系选自钨(W)、钽(Ta)、氮化钛(TiN)、钨化钛(TiW)、 氮化钽(TaN)及氮铝化钛(TiAlN)所组成的族群其中之 一。 9.如申请专利范围第3项所述之记忆胞的形成方法, 其中形成该字元线包括: 在该硫化物材料上沉积一金属层;以及 图案化该金属层,以形成与该位元线垂直的该字元 线。 10.如申请专利范围第1项所述之记忆胞的形成方法 ,其中沉积该记忆体组件包括沉积一相变材料。 11.如申请专利范围第2项所述之记忆胞的形成方法 ,更包括: 施加一非结晶状态电流脉冲到该记忆胞,以使得该 硫化物记忆胞的一温度上升并高于一第一温度,且 在一第一时间间隔中该硫化物记忆胞的该温度维 持高于一第二温度而低于该第一温度;以及 藉由施加一结晶状态电流脉冲到该硫化物记忆体 组件以设定该记忆胞,以使该硫化物记忆体组件的 该温度上升并高于该第二温度,且在一第二时间间 隔中该硫化物记忆胞的该温度维持高于该第二温 度,且该第二时间间隔系大于该第一时间间隔。 12.如申请专利范围第11项所述之记忆胞的形成方 法,其中: 在一第三时间间距中,当施加该非结晶状态电流脉 冲到该记忆胞时,该硫化物记忆体组件的该温度从 该第一温度下降到该第二温度,且该第三时间间距 系小于该第二时间间距;以及 在设定该记忆胞时,该硫化物记忆体组件的温度不 会超过该第一温度。 13.一种记忆胞,包括: 一位元线,系配置在一基底中; 一隔离元件,系配置于该位元线上; 一下电极,系配置于该隔离元件上且具有一厚度; 一记忆体组件,系配置于该下电极上;以及 一字元线,系配置于该记忆体组件上且具有一宽度 ,该记忆体组件的一截面区域系由该下电极的该厚 度及该字元线的该宽度决定。 14.如申请专利范围第13项所述之记忆胞,其中该记 忆体组件包括由一硫化物材料所形成。 15.如申请专利范围第14项所述之记忆胞,更包括一 金属矽化物层,系配置于该隔离元件及该硫化物记 忆体组件之间。 16.如申请专利范围第15项所述之记忆胞,其中该隔 离元件包括一二极体。 17.一种记忆胞阵列,包括: 多数条位元线,系配置在一参考方向上; 多数条字元线,系配置在与该参考方向不同的一方 向上,且具各该字元线具有一宽度;以及 多数个记忆胞,系位在该些字元线与该些位元线的 多数个交界处,且各该记忆胞包括: 一下电极,系配置于各该字元线与各该位元线之间 所对应的各该交界处,且具有一厚度;以及 一记忆体组件,系配置于各该下电极与各该字元线 之间,其中各该记忆体组件的一截面区域系由各该 下电极的该厚度及各该字元线的该宽度所决定。 18.如申请专利范围第17项所述之记忆胞阵列,其中 各该记忆体组件包括一硫化物记忆体组件。 19.如申请专利范围第18项所述之记忆胞阵列,其中 各该记忆胞更包括一隔离元件接触于各该字元线 及一金属矽化物层接触于各该隔离元件。 20.如申请专利范围第19项所述之记忆胞阵列,其中 各该下电极包括: 一水平部分,系接触于各该金属矽化物层;以及 一垂直部分,系接触于各该硫化物记忆体组件。 21.如申请专利范围第18项所述之记忆胞阵列,其中 各该硫化物记忆体组件的膜层包括一硫化物材料 层。 22.一种记忆胞的操作方法,包括: 藉由施加一非结晶状态电流脉冲到该记忆胞以重 置该记忆胞,以使得该记忆胞中之一硫化物记忆体 组件的一温度上升并高于一第一温度,且在一第一 时间间隔中该硫化物记忆胞的该温度维持高于一 第二温度而低于该第一温度;以及 藉由施加一结晶状态电流脉冲到该记忆胞以设定 该记忆胞,以使该硫化物记忆体组件的该温度上升 并高于该第二温度,且在一第二时间间隔中该硫化 物记忆胞的该温度维持高于该第二温度,且该第二 时间间隔系大于该第一时间间隔。 23.如申请专利范围第22项所述之记忆胞的操作方 法,其中在设定该记忆胞时,该硫化物记忆体组件 的温度不会超过该第一温度。 24.如申请专利范围第22项所述之记忆胞的操作方 法,其中在一第三时间间距中,当重置该记忆胞时, 该硫化物记忆体组件的该温度从该第一温度下降 到该第二温度,且该第三时间间距系小于该第二时 间间距。 图式简单说明: 图1系绘示本发明一较佳实施例中硫化物记忆胞阵 列之一部分的示意图。 图2-图6系绘示本发明一较佳实施例中硫化物记忆 胞前期的步骤的制造流程剖面图。 图7-图12系绘示本发明一较佳实施例中形成下电极 的制造流程剖面图。 图13系绘示在图12的结构上沉积一硫化物材料层及 一字元线材料层后的剖面图。 图14-图16系绘示形成字元线的制造流程剖面图。 图17系绘示指出设定及重置硫化物记忆体之位置 的剖面图。 图18系绘示设定及重置硫化物记忆胞之温度波形 的示意图。
地址 新竹市新竹科学工业园区力行路16号