| 主权项 |
1.一种非挥发性记忆元件,至少包含: 一基材; 至少一电荷储存点,该至少一电荷储存点系形成于 该基材之上;以及 一抑制氧化层与一促进电荷储存层其中至少一者, 形成于该至少一电荷储存点之上。 2.如申请专利范围第1项所述之非挥发性记忆元件, 其中该基材至少包括一形成于一半导体基材上之 穿隧介电层。 3.如申请专利范围第1项所述之非挥发性记忆元件, 其中该至少一电荷储存点之材质系选自于由矽、 锗、矽锗合金、以及钨所组成之一族群。 4.如申请专利范围第1项所述之非挥发性记忆元件, 其中一氮化矽材质层系同时应用来作为该抑制氧 化层与该促进电荷储存层。 5.如申请专利范围第4项所述之非挥发性记忆元件, 其中该氮化矽材质层的厚度范围系实质介于10 到40之间。 6.如申请专利范围第2项所述之非挥发性记忆元件, 更至少包括: 一图案化控制介电层,形成并对准于该抑制氧化与 该促进电荷储存层其中至少一者的上方,用以成为 一图案化层; 一闸电极,形成并对准于该图案化控制介电层之上 ;以及 一对源极/汲极区,形成于该半导体基材之中,并藉 由该闸电极将该对源极/汲极区分隔开来。 7.一种非挥发性记忆元件,至少包括: 一半导体基材; 一穿隧介电层,形成于该半导体基材之上; 一图案化不连续之电荷储存点层,形成于该穿隧介 电层上方; 一图案化抑制氧化层与一图案化促进电荷储存层 其中至少一者,形成并对准于该图案化不连续之电 荷储存点层上方; 一控制闸电极,形成并对准于该图案化抑制氧化层 以及该图案化促进电荷储存层其中至少一者的上 方;以及 一对源极/汲极区,形成于该半导体基材之未被该 控制闸电极覆盖的区域之内。 8.如申请专利范围第7项所述之非挥发性记忆元件, 其中该半导体基材系由一半导体材质所组成,该半 导体材质系选自于由矽、锗、矽锗合金、以及绝 缘层中有矽所组成之一族群。 9.如申请专利范围第7项所述之非挥发性记忆元件, 其中该穿隧介电层系由二氧化矽材质所组成。 10.如申请专利范围第7项所述之非挥发性记忆元件 ,其中该图案化不连续之电荷储存点层系使用复数 个电荷储存点,该些电荷储存点之材质系选自于由 矽、锗、矽锗合金、以及钨所组成之一族群。 11.如申请专利范围第7项所述之非挥发性记忆元件 ,其中一氮化矽材质层系同时应用来作为该抑制氧 化层与该促进电荷储存层。 12.如申请专利范围第11项所述之非挥发性记忆元 件,其中该氮化矽材质层的厚度范围系实质介于10 到40之间。 13.如申请专利范围第7项所述之非挥发性记忆元件 ,其中该控制闸电极系由一多晶矽材质所组成。 14.一种非挥发性记忆元件的制造方法,至少包括: 提供一基材; 形成至少一电荷储存点于该基材之上;以及 形成一抑制氧化层与一促进电荷储存层其中至少 一者,形成于该些电荷储存点之上。 15.如申请专利范围第14项所述之非挥发性记忆元 件的制造方法,其中该基材至少包括一穿隧介电层 形成于一半导体基材之上。 16.如申请专利范围第14项所述之非挥发性记忆元 件的制造方法,其中该些电荷储存点之材质系选自 于由矽、锗、矽锗合金、以及钨所组成之一族群 。 17.如申请专利范围第14项所述之非挥发性记忆元 件的制造方法,其中一氮化矽材质层系同时应用来 作为该抑制氧化层与该促进电荷储存层。 18.如申请专利范围第17项所述之非挥发性记忆元 件的制造方法,其中该氮化矽材质层的厚度范围系 实质介于10到40之间。 19.如申请专利范围第15项所述之非挥发性记忆元 件的制造方法,更至少包括: 形成一图案化控制介电层,对准于该抑制氧化层与 该促进电荷储存层其中至少一者的上方,用以成为 一图案化层; 形成一闸电极,于该图案化控制介电层之上;以及 形成一对源极/汲极区,于该半导体基材之中,并藉 由该闸电极将该对源极/汲极区分隔开来。 20.如申请专利范围第19项所述之非挥发性记忆元 件的制造方法,其中该闸电极系由一多晶矽材质所 组成。 图式简单说明: 第1图、第2图、第3图以及第4图系绘示依照本发明 较佳实施例逐步形成非挥发性记忆元件之一系列 制程步骤的剖面图。 |
