| 主权项 |
1.一种电路状态扫描链,设于待测元件内,该待测元 件包括: 多个暂存器以及分别与每个暂存器相对应的输入 端组合逻辑和输出端组合逻辑,其中,每个暂存器 的输出埠和与之相对应的输出端组合逻辑的输入 埠连接, 其特征在于, 所述电路状态扫描链还包括与所述多个暂存器分 别相对应的多个第一多工器及多个第二多工器,其 中,每个暂存器与相应于该暂存器的一个第一多工 器和相应的一个第二多工器相连接,第一多工器及 与第二多工器都分别设有两个输入埠与一个输出 埠,其中, 各第一多工器的第一输入埠和与之相应的暂存器 的输出埠连接,各第一多工器的第二输入埠与前一 暂存器的输出埠连接, 各第二多工器的第一输入埠和与之相应的暂存器 所对应的输入端组合逻辑的输出埠连接,各第二多 工器的第二输入埠和与之相应的第一多工器的输 出埠连接,各第二多工器的输出埠和与之相应的暂 存器的输入埠连接, 位于扫描链最后的暂存器的输出埠与扫描链上第 一个暂存器所对应的第一多工器的第二输入埠连 接。 2.一种资料获取系统,包括: 电路状态扫描链,用于采集电路状态; 快照控制模组,用于控制所述电路状态扫描链的工 作状态, 其特征在于, 所述电路状态扫描链包括: 多个暂存器以及与每个暂存器对应的输入端组合 逻辑和输出端组合逻辑,每个暂存器的输出埠和与 之相对应的输出端组合逻辑的输入埠连接, 所述电路状态扫描链还包括与所述多个暂存器相 对应的多个第一多工器及多个第二多工器,其中, 每个暂存器与相应的一个第一多工器和相应的一 个第二多工器相连接,第一多工器与第二多工器都 分别设有两个输入埠与一个输出埠,其中, 各第一多工器的第一输入埠和与之相应的暂存器 的输出埠连接,各第一多工器的第二输入埠与前一 暂存器的输出埠连接, 各第二多工器的第一输入埠和与之相应的暂存器 所对应的输入端组合逻辑的输出埠连接,各第二多 工器的第二输入埠和与之相应的第一多工器的输 出埠连接,各第二多工器的输出埠和与之相应的暂 存器的输入埠连接, 位于扫描链最后的暂存器的输出埠与扫描链上第 一个暂存器所对应的第一多工器的第二输入埠连 接, 其中,所述快照控制模组通过所述多个第一多工器 和所述多个第二多工器,来控制所述电路状态扫描 链的工作状态。 3.如申请专利范围第2项所述之资料获取系统,其中 所述电路状态扫描链的工作状态包括正常工作模 式、保持模式和快照模式。 4.如申请专利范围第2项所述之资料获取系统,其中 所述快照控制模组内更设有计数器,用以控制所述 电路状态扫描链的暂存器的値的移位次数。 5.一种利用申请专利范围第1项所述之电路状态扫 描链的模拟验证方法,包括以下步骤: 在测试程式上设置多个检测点; 在硬体模拟系统上运行测试程式; 在运行测试程式的同时下载输入资料; 在检测点处对电路进行快照; 把电路状态和输入资料提供给软体模拟系统,在软 体模拟系统上重现待测元件在硬体模拟系统上的 行为。 6.一种利用申请专利范围第2项所述之资料获取系 统的模拟验证方法,包括以下步骤: 在测试程式上设置多个检测点; 在硬体模拟系统上运行测试程式; 在运行测试程式的同时下载输入资料; 在检测点处对电路进行快照; 把电路状态和输入资料提供给软体模拟系统,在软 体模拟系统上重现待测元件在硬体模拟系统上的 行为。 图式简单说明: 第1图为待测元件的原始逻辑的简化图示。 第2图为本发明之一较佳实施例之待测元件的简化 逻辑图示。 第3图为本发明之一较佳实施例之资料获取系统的 简化硬体图示。 第4图为本发明之一较佳实施例之在测试程式上设 置检测点的示意图。 |
