发明名称 |
利用冗余路径提升VLSI布局的良率及可靠度THE USE OF REDUNDANT ROUTES TO INCREASE THE YIELD AND RELIABILITY OF A VLSI LAYOUT |
摘要 |
所揭露的是一种插入冗余线路进入积体电路的方法。特别是本发明提供一种方法,供识别第一线路内连结两元件的单一介层,决定是否代替路径可用于连接两元件(而非冗余介层),并且此方法供插入第二线路进入可用的代替路径。该第一与第二线路之组合比起仅仅插入一冗余介层提供更大的冗余。更重要的是,因壅塞而使冗余介层无从插入至邻近的单一介层时,这样的冗余线路提供冗余。假如被用于构成第二线路的所有附加的介层可以形成冗余,则此方法的具体实施另外包含移除单一介层与任何冗余布线片段。 |
申请公布号 |
TW200707252 |
申请公布日期 |
2007.02.16 |
申请号 |
TW095117096 |
申请日期 |
2006.05.15 |
申请人 |
万国商业机器公司 |
发明人 |
玛古斯T 布勒;约翰M 柯恩;大卫J 哈瑟威;杰森D 海贝勒;乔尔根 科尔 |
分类号 |
G06F17/50(2006.01) |
主分类号 |
G06F17/50(2006.01) |
代理机构 |
|
代理人 |
蔡玉玲 |
主权项 |
|
地址 |
美国 |