记忆体微铺砖技术

摘要

依据一实施例，本案揭露一记忆体控制器。该记忆体控制器包括分派逻辑装置与一异动组译器。该分派逻辑装置接收存取一记忆体通道之一请求。该异动组译器将该请求组合到存取该通道中两或更多个可独立定址次通道之一或更多额外请求中。