发明名称 具有在存储单元上方形成的信号布线线路的半导体存储器件
摘要 一种半导体存储器件,在衬底上形成有存储单元,字线和位线。每个字线与一些存储单元相连接。将位线布置在字线上方的布线层中,该位线与一些存储单元相连接,并且一个从被字线选择的存储单元中读取的信号被施加给该位线。将信号布线线路布置在位线上方的布线层中,并且部分地在位线上重叠。把屏蔽层布置在该位线和该信号布线线路之间的布线层中。当沿着垂直于半导体衬底表面的方向观察时,屏蔽层包括位于一个包含位线和信号布线线路的重叠区域的区域中的位线,在没有布置位线的区域内形成贯穿该屏蔽层的开口。
申请公布号 CN1300851C 申请公布日期 2007.02.14
申请号 CN03146545.5 申请日期 2003.07.07
申请人 富士通株式会社 发明人 植竹俊行
分类号 H01L27/10(2006.01);H01L23/52(2006.01) 主分类号 H01L27/10(2006.01)
代理机构 北京三友知识产权代理有限公司 代理人 李辉
主权项 1.一种半导体存储器件,该半导体存储器件包括:在半导体衬底上形成的多个存储单元;在半导体衬底的上方形成的多个字线,每个所述字线与一些所述存储单元相连接,并且在选择信号被施加到所述字线时选择与该字线相连接的所述存储单元;布置在第三布线层中的多个位线,该第三布线层位于所述字线的上方,所述位线沿着与所述字线交叉的方向延伸,每个所述位线与一些所述存储单元相连接,并且从由所述字线选择的所述存储单元中读取的信号被施加给该位线;在所述位线之上部分地重叠的多个信号布线线路,这些信号布线线路被布置在所述第三布线层上方的第五布线层中;以及布置在第四布线层中的导电屏蔽层,该第四布线层位于所述第三和所述第五布线层之间,当沿着垂直于半导体衬底表面的方向观察时,该导电屏蔽层包括在其内侧的第一区域中的所述位线,该第一区域包括所述位线和所述信号布线线路彼此重叠的区域,在没有布置所述位线的区域中形成有贯穿所述导电屏蔽层的开口。
地址 日本神奈川县