| 主权项 |
1.一种半导体元件之熔丝,包括: 一第一绝缘层,在一半导体基底上形成; 一熔丝层,形成于该第一绝缘层上,其中该熔丝层 系具有复数个区块,包括一第一区块、一第二区块 、一第三区块、一第四区块与连接第一区块与第 二区块之一第一连结区块、连接第二区块与第三 区块之一第二连结区块,以及连接第三区块与第四 区块之一第三连结区块,其中第二区块与第三区块 系位于第一区块与第四区块之间,第二区块靠近第 一区块,第三区块靠近第四区块,而各区块除了以 各连结区块相连接外,彼此并不相连,而任一连结 区块之宽度系小于任一区块之宽度; 一第二绝缘层层,在该熔丝层上形成,其中该第二 绝缘层包含复数个介层插塞; 一第一顶部金属层,形成在该第二绝缘层上而与该 些介层插塞相连接,其中该第一顶部金属层透过该 些介层插塞而与熔丝层之该第一区块电性相连接; 以及 一第二顶部金属层,形成在该第二绝缘层上而与该 些介层插塞相连接,其中该第二顶部金属层透过该 些介层插塞而与熔丝层之该第四区块电性相连接 。 2.如申请专利范围第1项所述之半导体元件之熔丝, 其中该熔丝层至少包括一复晶矽层与一金属矽化 合物层。 3.如申请专利范围第2项所述之半导体元件之熔丝, 其中金属矽化合物系选自于下列群组包括矽化钛 、矽化钴、矽化镍或矽化铂。 4.如申请专利范围第1项所述之半导体元件之熔丝, 其中该熔丝层至少包括一复晶矽层。 5.如申请专利范围第1项所述之半导体元件之熔丝, 其中该熔丝层至少包括一金属层。 6.如申请专利范围第5项所述之半导体元件之熔丝, 其中金属系选自于下列群组包括钛、钨、铝与铜 。 7.如申请专利范围第1项所述之半导体元件之熔丝, 其中该熔丝层至少包括一金属合金层。 8.如申请专利范围第7项所述之半导体元件之熔丝, 其中金属合金所使用之金属系选自于下列群组包 括钛、钨、铝与铜。 9.如申请专利范围第1项所述之半导体元件之熔丝, 其中该第一绝缘层至少包括一氧化矽层。 10.如申请专利范围第1项所述之半导体元件之熔丝 ,其中该第二绝缘层至少包括一氧化矽层。 11.如申请专利范围第1项所述之半导体元件之熔丝 ,其中该第一顶部金属层至少包括一金属层,而金 属系选自于下列群组包括钛、钨、铝与铜。 12.如申请专利范围第1项所述之半导体元件之熔丝 ,其中该第二顶部金属层至少包括一金属层,而金 属系选自于下列群组包括钛、钨、铝与铜。 13.一种半导体元件之熔丝,包括: 一第一绝缘层,在一半导体基底上形成; 一熔丝层,形成于该第一绝缘层上,其中该熔丝层 系具有复数个区块与复数个连结区块,其中任一个 连结区块连接与其相邻之两个区块,而各区块除了 以各连结区块相连接外,彼此并不相连,而任一连 结区块之宽度系小于任一区块之宽度; 一第二绝缘层层,在该熔丝层上形成,其中该第二 绝缘层包含复数个介层插塞; 一第一顶部金属层,形成在该第二绝缘层上而与该 些介层插塞相连接;以及 一第二顶部金属层,形成在该第二绝缘层上而与该 些介层插塞相连接。 14.如申请专利范围第13项所述之半导体元件之熔 丝,其中该熔丝层至少包括一复晶矽层与一金属矽 化合物层。 15.如申请专利范围第14项所述之半导体元件之熔 丝,其中金属矽化合物系选自于下列群组包括矽化 钛、矽化钴、矽化镍或矽化铂。 16.如申请专利范围第13项所述之半导体元件之熔 丝,其中该熔丝层至少包括一复晶矽层。 17.如申请专利范围第13项所述之半导体元件之熔 丝,其中该熔丝层至少包括一金属层。 18.如申请专利范围第17项所述之半导体元件之熔 丝,其中金属系选自于下列群组包括钛、钨、铝与 铜。 19.如申请专利范围第13项所述之半导体元件之熔 丝,其中该熔丝层至少包括一金属合金层。 20.如申请专利范围第19项所述之半导体元件之熔 丝,其中金属合金所使用之金属系选自于下列群组 包括钛、钨、铝与铜。 21.如申请专利范围第13项所述之半导体元件之熔 丝,其中该第一绝缘层至少包括一氧化矽层。 22.如申请专利范围第13项所述之半导体元件之熔 丝,其中该第二绝缘层至少包括一氧化矽层。 23.如申请专利范围第13项所述之半导体元件之熔 丝,其中该第一顶部金属层至少包括一金属层,而 金属系选自于下列群组包括钛、钨、铝与铜。 24.如申请专利范围第13项所述之半导体元件之熔 丝,其中该第二顶部金属层至少包括一金属层,而 金属系选自于下列群组包括钛、钨、铝与铜。 25.一种半导体元件之熔丝,包括: 一第一绝缘层,在一基底上形成; 一熔丝层,形成于该第一绝缘层上,其中该熔丝层 系具有至少两个区块与至少一个连结区块,其中该 连结区块连接该两个区块,而该两个区块除了以连 结区块相连接外,彼此并不相连,而该连结区块之 宽度系小于任一区块之宽度,且该连结区块之长度 不小于0.8微米; 一第二绝缘层层,在该熔丝层上形成,其中该第二 绝缘层包含复数个介层插塞,而该些介层插塞连接 至熔丝层之两个区块; 一第一顶部金属层,形成在该第二绝缘层上而与该 些介层插塞相连接;以及 一第二顶部金属层,形成在该第二绝缘层上而与该 些介层插塞相连接。 26.如申请专利范围第25项所述之半导体元件之熔 丝,其中该熔丝层至少包括一复晶矽层与一金属矽 化合物层。 27.如申请专利范围第25项所述之半导体元件之熔 丝,其中该熔丝层至少包括一复晶矽层。 28.如申请专利范围第25项所述之半导体元件之熔 丝,其中该熔丝层至少包括一金属层。 图式简单说明: 第1图系绘示出一种熔丝结构的剖面图。 第2图系绘示出一种熔丝结构之熔丝层的上视图。 第3图系绘示出一种熔丝结构之熔丝层的上视图, 依照本发明之一较佳实施例。 第4图系绘示出一种熔丝结构之熔丝层的上视图, 依照本发明之另一较佳实施例。 |
