| 主权项 |
1.一种静电放电保护装置,包含: 一第一开关,系为一金属氧化半导体(MOS),该第一开 关之汲极(drain)电性连接于一第一电源,该第二开 关之源极(source)电性连接于一第二电源;以及 一侦测电路,电性连接该第一开关之一闸极端(gate) ,该闸极端连接于一内部电路; 其中当该侦测电路侦测到该第一电源之电压上升 时,该侦测电路开启(switch on)该第一开关,使得一电 流经由该第一开关从该第一电源流至该第二电源, 该内部电路依据该第一开关之该闸极端之电压通 知该侦测电路,以决定关闭该第一开关之时间; 藉此当该第一开关开启时,该第一开关以一实质上 稳定电流放电,以达到静电放电之保护。 2.如申请专利范围第1项所述之静电放电保护装置, 其中该第一开关系为一自我对准金属矽化制程达 成之N型金属氧化半导体(NMOS)。 3.如申请专利范围第1项所述之静电放电保护装置, 其中该静电放电保护装置系跨接于复数个电源间 。 4.如申请专利范围第1项所述之静电放电保护装置, 其中该静电放电保护装置可藉并联复数个该第一 开关达成。 5.一种静电放电保护装置,包含: 一侦测电路,至少包括有一电容、一第二开关,其 中该电容之一第一端电性连接于一第一电源,该第 二开关为一金属氧化半导体(MOS),该第二开关之汲 极(drain)电性连接于该电容之一第二端,该第二开 关之源极(source)电性连接于一第二电源,而该第二 开关之闸极电性连接一内部电路;以及 一第一开关,系以一自我对准金属矽化制程达成之 金属氧化半导体(MOS),该第一开关之汲极(drain)电性 连接于该第一电源,该第一开关之源极(source)电性 连接于该第二电源,该第一开关之闸极端电性连接 该第二开关之汲极; 其中当该侦测电路侦测到该第一电源之电压上升 时,该侦测电路开启(switch on)该第一开关,使得一电 流经由该第一开关从该第一电源流至该第二电源, 该内部电路依据该第一开关之该闸极端之电压通 知该侦测电路,以决定关闭该第一开关之时间; 藉此当该第一开关开启时,该第一开关以一实质上 稳定电流放电,以达到静电放电之保护。 6.如申请专利范围第5项所述之静电放电保护装置, 其中该静电放电保护装置系跨接于复数个电源间 。 7.如申请专利范围第5项所述之静电放电保护装置, 其中该内部电路更包含一第三开关,一另一电容, 以及一电阻,该第三开关之汲极电性连接于该另一 电容之第一端,该第三开关之源极电性连接于该另 一电容之第二端,该第三开关之闸极电性连接于该 第一开关之闸极,该第三开关之汲极电性连接于该 第二开关之闸极,该电阻之第一端电性连接于该第 一电源,该电阻之第二端电性连接于该第三开关之 汲极以及该第二开关之闸极。 8.如申请专利范围第5项所述之静电放电保护装置, 其中该第一开关之闸极电性连接该内部电路。 9.如申请专利范围第5项所述之静电放电保护装置, 其中该静电放电保护装置可藉并联复数个该第一 开关达成。 10.一种静电放电保护装置,包含: 一第一开关,系为一金属氧化半导体(MOS),该第一开 关之汲极(drain)电性连接于一第一电源,该第一开 关之源极(source)电性连接于一第二电源; 一第二开关,系为一金属氧化物半导体(MOS),该第二 开关之源极(source)电性连接于该第二电源; 一电容,该电容之一第一端电性连结于该第一电源 ,该电容之一第二端电性连接该第一开关之闸极端 以及该第二开关之汲极端;以及 一内部电路,电性连接该第一开关之该闸极,该内 部电路电性连接该第二开关之该闸极; 其中当该第一电源之电压上升时,该第一开关之闸 极电压随之上升并开启(switch on)该第一开关,使得 一电流经由该第一开关从该第一电源流至该第二 电源,该内部电路依据该第一开关之该闸极端之电 压通知该第二开关,当该第二开关开启时,即关闭 该第一开关; 藉此当该第一开关开启时,该第一开关以一实质上 稳定电流放电,以达到静电放电之保护。 11.如申请专利范围第10项所述之静电放电保护装 置,其中该第一开关系为一以自我对准金属矽化制 程达成之N型金属氧化半导体(NMOS)。 12.如申请专利范围第10项所述之静电放电保护装 置,其中该内部电路更包含一第三开关,一另一电 容,以及一电阻,该第三开关之汲极电性连接于该 另一电容之第一端,该第三开关之源极电性连接于 该另一电容之第二端,该第三开关之闸极电性连接 于该第一开关之闸极,该第三开关之汲极电性连接 于该第二开关之闸极,该电阻之第一端电性连接于 该第一电源,该电阻之第二端电性连接于该第三开 关之汲极以及该第二开关之闸极。 13.如申请专利范围第10项所述之静电放电保护装 置,其中该静电放电保护装置系跨接于该复数个电 源间。 14.如申请专利范围第10项所述之静电放电保护装 置,其中该静电放电保护装置可藉并联复数个该第 一开关达成。 15.一种静电放电保护装置,包含: 一第一开关,系以一自我对准金属矽化制程达成之 金属氧化半导体(MOS); 一第二开关,该第二开关之汲极端系连接该第一开 关之闸极端; 一电容,该电容之一第一端电性连结于该第一电源 ,该电容之一第二端电性连接该第一开关之闸极端 以及该第二开关之汲极端;以及 一内部电路,系电性连接该第一开关之该闸极,该 内部电路电性连接该第二开关之该闸极; 其中该静电放电保护装置系运作于该第一以及该 第二电源间发生静电放电情况下,在静电放电发生 时,该静电放电保护装置于该第一开关之开启状态 时稳定电流下放电,非运作于元件之崩溃特性下放 电。 16.如申请专利范围第15项所述之静电放电保护装 置,其中该内部电路更包含一第三开关,一另一电 容,以及一电阻,该第三开关之汲极电性连接于该 另一电容之第一端,该第三开关之源极电性连接于 该另一电容之第二端,该第三开关之闸极电性连接 于该第一开关之闸极,该第三开关之汲极电性连接 于该第二开关之闸极,该电阻之第一端电性连接于 该第一电源,该电阻之第二端电性连接于该第三开 关之汲极以及该第二开关之闸极。 17.如申请专利范围第15项所述之静电放电保护装 置,其中该静电放电保护装置系跨接于复数个电源 间。 18.如申请专利范围第15项所述之静电放电保护装 置,其中该静电放电保护装置可藉并联复数个该第 一开关达成。 图式简单说明: 第一图系为习用之电压电流特性图; 第二图系为习用技术之静电保护电路示意图; 第三A图与第三B图系为习用技术MOS元件汲极之矽 化物隔离块设置之布局示意图; 第四图系为习用技术之静电放电保护电路保护内 部电路示意图; 第五A图系为本发明静电放电保护装置示意图; 第五B图系为本发明静电放电保护装置运作特性图 ; 第六图系为本发明静电放电保护装置第一实施例 示意图; 第七图系为本发明静电放电保护装置第二实施例 示意图; 第八图系为本发明静电放电保护装置第三实施例 示意图。 |
