| 主权项 |
1.一种于一被组织成复数个区块的非挥发性记忆 体中储存且更新资料的方法,其中每个区块均被分 割成可一起抹除的复数个记忆体单元,每个记忆体 单元系用于储存一逻辑单元的资料,该方法包括: 将该记忆体组织成一连串的页,每页面之中的所有 记忆体单元均系由一组感测电路来平行服务; 将资料组织成复数个逻辑群组,每个逻辑群组均被 分割成复数个逻辑单元的资料; 依照第一顺序,以逐页的方式将一逻辑群组的复数 个逻辑单元的第一版本储存于第一区块中,致使每 个逻辑单元被储存于该页中具有给定位移的一记 忆体单元中;以及 依照不同于该第一顺序的第二顺序,以逐页的方式 将该逻辑群组的复数个逻辑单元的后续版本储存 于第二区块中,让每个后续版本被储存于该页中具 有等于该第一版本之位移的位移的下个可用的记 忆体单元中,致使可由相同的感测电路群来存取一 逻辑单元的所有版本。 2.如请求项1之方法,进一步包括: 于储存逻辑单元的后续版本时,同时填补每一页内 该下一个可用记忆体单元前面任何未被使用的记 忆体单元,其方式系依照该第一顺序将逻辑单元的 目前版本复制至此。 3.如请求项1之方法,进一步包括: 利用多个记忆体平面来构成该记忆体,每个平面均 被组织成一连串的页,每页面之中的所有记忆体单 元均系由一组感测电路来平行服务; 将该记忆体组织成一连串的中继页面,每个中继页 面均系由每个平面中的一记忆体页面所构成,因此 一中继页面中的所有记忆体单元系由复数个感测 电路来平行服务。 4.如请求项3之方法,进一步包括: 于储存逻辑单元的后续版本时,同时填补每一中继 页面内该下一个可用记忆体单元前面任何未被使 用的记忆体单元,其方式系依照该第一顺序将逻辑 单元的目前版本复制至此。 5.如请求项1至4中任一项之方法,其中每个逻辑单 元系一主机资料区段。 6.如请求项1至4中任一项之方法,其中每页面均储 存一个逻辑单元的资料。 7.如请求项1至4中任一项之方法,其中每页面均储 存一个以上逻辑单元的资料。 8.如请求项1至4中任一项之方法,其中该非挥发性 记忆体具有复数个浮动闸极记忆体单元。 9.如请求项1至4中任一项之方法,其中该非挥发性 记忆体系快闪EEPROM。 10.如请求项1至4中任一项之方法,其中该非挥发性 记忆体系NROM。 11.如请求项1至4中任一项之方法,其中该非挥发性 记忆体系一记忆卡。 12.如请求项1至4中任一项之方法,其中该非挥发性 记忆体具有可各储存一位元资料的复数个记忆体 单元。 13.如请求项1至4中任一项之方法,其中该非挥发性 记忆体具有可各储存一位元以上资料的复数个记 忆体单元。 14.一种非挥发性记忆体,其包括: 一被组织成复数个区块的记忆体,每个区块均系可 一起抹除的复数个记忆体单元,每个记忆体单元系 用于储存一逻辑单元的资料,而且每个区块系用于 将一逻辑单元之逻辑群组储存于复数个中继页面 之中,每个中继页面均系由每个平面中的一记忆体 页面所构成; 一控制器,用来控制该等区块的作业; 该控制器依照第一顺序将逻辑单元的资料的第一 版本储存于一第一区块的复数个记忆体单元之中, 每个第一版本逻辑单元均被储存于该等记忆体平 面之一中;以及 该控制器依照不同于第一顺序的第二顺序,将逻辑 单元的后续版本储存于一第二区块之中,每个后续 版本均被储存于和该第一版本相同的记忆体平面 中下一个可用的记忆体单元之中,以便可从该相同 的平面中来存取一逻辑单元的所有的版本。 15.如请求项14之非挥发性记忆体,其进一步包括: 该控制器于储存逻辑单元的后续版本时,同时依照 该第一顺序,使用逻辑单元的目前版本,以逐个中 继页面的方式来填补位于该下一个可用记忆体单 元前面的任何未被使用的记忆体单元逻辑单元;以 及其中 该下一个可用记忆体单元于其中继页面中具有和 该第一版本之位移相同的位移。 16.如请求项14之非挥发性记忆体,其中该非挥发性 记忆体具有复数个浮动闸极记忆体单元。 17.如请求项14之非挥发性记忆体,其中该非挥发性 记忆体系快闪EEPROM。 18.如请求项14之非挥发性记忆体,其中该非挥发性 记忆体系NROM。 19.如请求项14之非挥发性记忆体,其中该非挥发性 记忆体系一记忆卡。 20.如请求项14至19中任一项之非挥发性记忆体,其 中该非挥发性记忆体具有可各储存一位元资料的 复数个记忆体单元。 21.如请求项14至19中任一项之非挥发性记忆体,其 中该非挥发性记忆体具有可各储存一位元以上资 料的复数个记忆体单元。 22.一种非挥发性记忆体,其包括: 一被组织成复数个区块的记忆体,每个区块均系可 一起抹除的复数个记忆体单元,每个记忆体单元系 用于储存一逻辑单元的资料,而且每个区块系用于 将一逻辑单元之逻辑群组储存于复数个中继页面 之中,每个中继页面均系由每个平面中的一记忆体 页面所构成; 储存构件,用以依照第一顺序,将逻辑单元的资料 的第一版本储存于一第一区块的复数个记忆体单 元之中,每个第一版本逻辑单元均被储存于该等记 忆体平面之一中;以及 储存构件,用以依照不同于第一顺序的第二顺序, 将逻辑单元的后续版本储存于一第二区块之中,每 个后续版本均被储存于和该第一版本相同的记忆 体平面中下一个可用的记忆体单元之中,以便可从 该相同的平面中来存取一逻辑单元的所有的版本 。 23.如请求项22之非挥发性记忆体,其进一步包括: 填补构件,用于依照该第一顺序,使用逻辑单元的 目前版本,以逐个中继页面的方式来填补位于该下 一个可用记忆体单元前面的任何未被使用的记忆 体单元记忆体单元记忆体单元逻辑单元;以及其中 该下一个可用记忆体单元于其中继页面中具有和 该第一版本之位移相同的位移。 图式简单说明: 图1以示意图显示适于实施本发明之记忆体系统的 主要硬体组件。 图2显示根据本发明的一项较佳具体实施例,经组 织成区段(或中继区块)之实体群组并为控制器之 记忆体管理器所管理的记忆体。 图3A(i)-3A(iii)根据本发明的一项较佳具体实施例, 以示意图显示逻辑群组及中继区块间的映射。 图3B以示意图显示逻辑群组及中继区块间的映射 。 图4显示中继区块和实体记忆体中结构的对齐。 图5A显示从连结不同平面之最小抹除单元所构成 的中继区块。 图5B显示其中从各平面选择最小抹除单元(MEU)以连 结至中继区块的一项具体实施例。 图5C显示其中从各平面选择一个以上MEU以连结至 中继区块的另一项具体实施例。 图6为如控制器及快闪记忆体中实施之中继区块管 理系统的示意方块图。 图7A显示逻辑群组中按循序顺序写入循序更新区 块之区段的范例。 图7B显示逻辑群组中按混乱顺序写入混乱更新区 块之区段的范例。 图8显示由于两个在逻辑位址有中断之分开的主机 写入操作而在逻辑群组中按循序顺序写入循序更 新区块之区段的范例。 图9根据本发明的一般具体实施例,为显示更新区 块管理器更新一个逻辑群组之资料的程序流程图 。 图10显示根据本发明的一项较佳具体实施例,更新 区块管理器更新一个逻辑群组之资料的程序流程 图。 图11A为详细显示关闭图10所示之混乱更新区块之 汇总程序的流程图。 图11B为详细显示关闭图10所示之混乱更新区块之 压缩程序的流程图。 图12A显示逻辑群组的所有可能状态,及其间在各种 操作下的可能转变。 图12B为列出逻辑群组之可能状态的表格。 图13A显示中继区块的所有可能状态,及其间在各种 操作下的可能转变。中继区块是对应于逻辑群组 的实体群组。 图13B为列出中继区块之可能状态的表格。 图14(A)-14(J)为显示逻辑群组状态上及实体中继区 块上各种操作效果的状态图。 图15显示用于记录开启及关闭之更新区块及配置 之已抹除区块之配置区块清单(ABL)结构的较佳具 体实施例。 图16A显示混乱区块索引(CBI)区段的资料栏位。 图16B显示记录于专用中继区块中之混乱区块索引( CBI)区段的范例。 图16C为显示存取进行混乱更新之给定逻辑群组之 逻辑区段之资料的流程图。 图16D根据其中已将逻辑群组分割成子群组的替代 性具体实施例,为显示存取进行混乱更新之给定逻 辑群组之逻辑区段之资料的流程图。 图16E显示在其中将各逻辑群组分割成多个子群组 的具体实施例中,混乱区块索引(CBI)区段及其功能 的范例。 图17A显示群组位址表(GAT)区段的资料栏位。 图17B显示记录在GAT区块中之群组位址表(GAT)区段 的范例。 图18为显示使用及再循环已抹除区块之控制及目 录资讯之分布及流程的示意方块图。 图19为显示实体位址转译逻辑程序的流程图。 图20显示在记忆体管理的操作过程中,在控制资料 结构上执行的操作层级。 图21显示以多个记忆体平面所构成的记忆体阵列 。 图22A显示根据本发明的一般实施例,具有平面对齐 之更新之方法的流程图。 图22B显示在图22A所示之流程图中储存更新之步骤 的较佳具体实施例。 图23A显示不顾平面对齐按循序顺序写入循序更新 区块之逻辑单元的范例。 图23B显示不顾平面对齐按非循序顺序写入混乱更 新区块之逻辑单元的范例。 图24A显示根据本发明的一项较佳具体实施例,具有 平面对齐及填补之图23A的循序更新范例。 图24B显示根据本发明的一项较佳具体实施例,具有 平面对齐及不具有任何填补之图23B的混乱更新范 例。 图24C显示根据本发明的另一项较佳具体实施例,具 有平面对齐及填补之图23B的混乱更新范例。 图25显示其中各页面含有两个用于储存两个逻辑 单元(如两个逻辑区段)之记忆体单元的范例记忆 体组织。 图26A和图21的记忆体结构相同,只是各页面含有两 个区段而非一个。 图26B显示图26A所示之具有以线性图方式布局之记 忆体单元的中继区块。 图27显示的替代性方案如下:不用填补要从一个位 置复制到另一个的逻辑单元,即可在更新区块中进 行平面对齐。 图28显示其中缺陷区块在汇总操作期间发生程式 失败时会在另一个区块上重复汇总操作的方案。 图29以示意图显示具有允许足够时间完成写入(更 新)操作及汇总操作之时序或写入等待时间的主机 写入操作。 图30根据本发明的一般方案,显示程式失败处置的 流程图。 图31A显示程式失败处置的一项具体实施例,其中第 三(最后的重新配置)区块和第二(中断)区块不同。 图31B显示程式失败处置的另一项具体实施例,其中 第三(最后的重新配置)区块和第二(中断)区块相同 。 图32A显示造成汇总操作之初始更新操作的流程图 。 图32B显示根据本发明的一项较佳具体实施例,多阶 段汇总操作的流程图。 图33显示多阶段汇总操作之第一及最后阶段的范 例时序。 图34A显示其中中断汇总区块并非用作更新区块而 是用作其汇总操作已经中断之汇总区块的例子。 图34B显示始于图34A之多阶段汇总的第三及最后阶 段。 图35A显示其中维持中断汇总区块为接收主机写入 之更新区块而非汇总区块的例子。 图35B显示始于第二例中图35A之多阶段汇总的第三 及最后阶段。 图36A显示套用于主机写入触发关闭更新区块且更 新区块为循序时之情况的阶段性程式错误处置方 法。 图36B显示在更新区块之更新的例子中套用于(局部 区块系统)的阶段性程式错误处置方法。 图36C显示处理废弃项目收集操作的阶段性程式错 误,或不支援映射至中继区块之逻辑群组之记忆体 区块管理系统中的清除。 图37显示在每N个区段写入相同的逻辑群组后将CBI 区段写入关联之混乱索引区段区块的排程范例。 图38A显示直到在预定数量的写入后在其中记录CBI 区段时的更新区块。 图38B显示图38A之进一步在索引区段后在其中记录 资料页面1、2及4的更新区块。 图38C显示图38B之具有另一写入以触发索引区段下 一个记录之逻辑区段的更新区块。 图39A显示储存于混乱更新区块中各资料区段标头 之中间写入的中间索引。 图39B显示在写入的各区段标头中储存中间写入之 中间索引的范例。 图40显示在混乱更新区块之各资料区段标头中储 存的混乱索引栏位中的资讯。 图41A显示当各记忆体单元储存两个位元的资料时, 4状态记忆体阵列的定限电压分布。 图41B显示现有使用格雷码(Gray code)的2次编码过程 程式化方案。 图42显示藉由储存复制的各区段以防卫关键资料 的方式。例如,可将区段A、B、C、及D储存在复制 复本中。如在一个区段复本中有资料毁损,则可以 读取另一个来取代。 图43显示其中通常将复制区段储存在多重状态记 忆体的非健全性。 图44A显示将关键资料错开之复制复本储存至多重 状态记忆体的一项具体实施例。 图44B显示只将关键资料之复制复本储存至多重状 态记忆体之逻辑上方页面的另一项具体实施例。 图44C显示又另一项以多重状态记忆体的二进制模 式储存关键资料之复制复本的具体实施例。 图45显示同时将关键资料之复制复本储存至两个 不同中继区块的又另一项具体实施例。 图46A和图41A同在显示4状态记忆体阵列的定限电压 分布并显示作为图46B的参考。 图46B显示使用容错码同时储存关键资料之复制复 本的又另一项具体实施例。 图47为显示两个资料复本之可能状态及资料有效 性的表格。 图48显示先占式重新配置储存控制资料之记忆体 区块的流程图。 |
