| 主权项 |
1.一种系统整合型封装制程中封装体之间的堆叠 方法,包括: 提供一第一封装体,其中,该第一封装体具有复数 个第一导电连接垫; 形成一导电凸块覆盖至少任两相邻之该第一导电 连接垫; 提供一第二封装体于该第一封装体上方,其中,该 第二封装体具有复数个第二导电连接垫,并且每一 该第二导电连接垫系对应每一该第一导电连接垫; 以该第二导电连接垫接触该导电凸块;以及 回焊该导电凸块并使其分离成复数个导电连接结 构,其中每一该分离之导电连接结构系与相对应之 单一该第一导电连接垫与单一该第二导电连接垫 连接结合。 2.如申请专利范围第1项所述之系统整合型封装制 程中封装体之间的堆叠方法,其中形成该导电凸块 的步骤包括: 于每一该第一导电连接垫上布植一第一导电球;以 及 执行一回焊步骤使得相邻之该导电球熔融结合而 形成该导电凸块。 3.如申请专利范围第1项所述之系统整合型封装制 程中封装体之间的堆叠方法,更包括于形成该导电 凸块之步骤后形成一助焊剂覆盖于该导电凸块周 围。 4.如申请专利范围第3项所述之系统整合型封装制 程中封装体之间的堆叠方法,更包括于该回焊步骤 后后移除该助焊剂。 5.如申请专利范围第2项所述之系统整合型封装制 程中封装体之间的堆叠方法,其中该第二封装体上 相对该第二导电连接垫之另一侧系形成有一第三 导电连接垫,而在进行该回焊步骤后更包括于该第 三导电连接垫上布植一第二导电球。 6.一种系统整合型封装制程中封装体之间的堆叠 方法,包括: 提供一第一封装体,该第一封装体包括一第一基板 ,该第一基板之一侧系形成复数个第一导电连接垫 ,并且一第一图案化阻焊层系覆于该第一导电连接 垫上,使得部份该第一导电连接垫表面藉该第一图 案化阻焊层之开口而暴露出来; 布植一第一导电球于每一该暴露出来的第一导电 连接垫表面; 执行一第一回焊步骤使得两相邻之该第一导电球 熔融结合成一导电凸块; 提供一第二封装体于该第一封装体上方,该第二封 装体包括一第二基板,该第二基板之一侧系形成复 数个与第一导电连接垫对应之第二导电连接垫,并 且一第二图案化阻焊层系覆于该第二导电连接垫 上,使得部分该第二导电连接垫表面藉该第二图案 化阻焊层之开口而暴露出来; 移置该第二封装体使得该第二导电连接垫接触该 导电球;以及 执行一第二回焊步骤并使得该导电凸块分离成复 数个导电连接结构,每一该分离之导电连接结构系 与相对应之单一该第一导电连接垫与单一该第二 导电连接垫连接结合。 7.如申请专利范围第6项所述之系统整合型封装制 程中封装体之间的堆叠方法,更包括在执行该第一 回焊步骤后形成一助焊剂覆盖于该导电凸块周围 。 8.如申请专利范围第7项所述之系统整合型封装制 程中封装体之间的堆叠方法,更包括在执行该第二 回焊步骤后移除该助焊剂。 9.如申请专利范围第6项所述之系统整合型封装制 程中封装体之间的堆叠方法,其中该第一封装体在 进行堆叠步骤之前,系固定一晶片于该第一基板上 ,并藉打线接合之方式电性连接该晶片与该第一基 板。 10.如申请专利范围第6项所述之系统整合型封装制 程中封装体之间的堆叠方法,其中该第一封装体在 进行堆叠步骤之前,系固定一晶片于该第一基板上 ,并藉覆晶接合之方式电性连接该晶片与该第一基 板。 11.如申请专利范围第6项所述之系统整合型封装制 程中封装体之间的堆叠方法,其中该第二封装体在 进行堆叠步骤之前,系固定一晶片于该第二基板上 ,并藉打线接合之方式电性连接该晶片与该第二基 板。 12.如申请专利范围第6项所述之系统整合型封装制 程中封装体之间的堆叠方法,其中该第二封装体在 进行堆叠步骤之前,系固定一晶片于该第二基板上 ,并藉覆晶接合之方式电性连接该晶片与该第二基 板。 13.如申请专利范围第6项所述之系统整合型封装制 程中封装体之间的堆叠方法,其中该第二封装体上 相对该第二导电连接垫之另一侧系形成有一第三 导电连接垫,而在进行该第二回焊步骤后更包括于 该第三导电连接垫上布植一第二导电球。 图式简单说明: 第一A图至第一G图系依据本发明之一较佳具体实 施例所提供系统整合型封装制程中两封装体之间 堆叠的方法步骤示意图。 |
