| 主权项 |
1.一种快闪记忆装置,至少包括: 一半导体基板; 一通道介电薄膜,形成于该半导体基板上; 复数个浮动闸极,形成于该通道介电薄膜上并以岛 状般彼此分离地位于一胞元基材上; 一中间层介电薄膜,形成于包括该等浮动闸极的整 个表面上;以及 复数个控制闸极,形成于该中间层介电薄膜上并以 一第一方向围绕于该等浮动闸极的顶端及侧边。 2.如申请专利范围第1项之快闪记忆装置,其中该等 控制闸极位于垂直该第一方向之一第二方向的一 宽度系对应于该等浮动闸极位于该第二方向的一 宽度、以及覆盖边界的总和,其系该中间层介电薄 膜之厚度的两倍。 3.如申请专利范围第2项之快闪记忆装置,其中该覆 盖边界系为形成于位于该第二方向之该等浮动闸 极两侧之该等控制闸极的一最小厚度、以及非对 准边界的总和。 4.如申请专利范围第3项之快闪记忆装置,其中形成 于位于该第二方向之该等浮动闸极两侧之该等控 制闸极的一最小厚度系为10nm。 5.如申请专利范围第2项之快闪记忆装置,其中该等 浮动闸极系为正方形、圆形、椭圆形或多边形。 6.一种快闪记忆装置的制造方法,包括步骤如下: 于一半导体基板上形成一通道介电薄膜,该半导体 基板系藉由隔离薄膜定义一主动区域及一场区域; 于该主动区域及邻接于该主动区域的该场区域上 形成复数个浮动闸极,该等浮动闸极系以岛状般彼 此分离地位于一胞元基材上; 于整个表面上形成一中间层介电薄膜; 于该中间层介电薄膜上形成一电极材料以当作控 制闸极;以及 于当作控制闸极的该电极材料上绘制图案以形成 完全围绕于该等浮动闸极之顶端及侧边的控制闸 极线。 7.如申请专利范围第6项之制造方法,其中更包括: 在形成该电极材料以当作控制闸极之后,于当作控 制闸极之该电极材料的一预定区域上形成一硬质 光罩薄膜图案;以及 于该硬质光罩薄膜图案的侧边形成一硬质光罩间 隔物; 其中于当作控制闸极的该电极材料上绘制图案时, 该硬质光罩薄膜图案及该硬质光罩间隔物被用作 为光罩。 8.如申请专利范围第7项之制造方法,其中系使用一 氧化物薄膜形成该硬质光罩薄膜及该硬质光罩间 隔物。 9.如申请专利范围第6项之制造方法,其中更包括: 在形成该等控制闸极之后,执行一再氧化制程以减 轻蚀刻伤害。 10.如申请专利范围第6项之制造方法,其中系使用 一氧化物薄膜形成该通道介电薄膜,并使用一氧化 物薄膜、或是一氧化物薄膜及一氮化物薄膜构成 的一叠层薄膜形成该中间层介电薄膜。 11.如申请专利范围第6项之制造方法,其中系使用 多晶矽或一金属化合物形成该等浮动闸极及控制 闸极。 图式简单说明: 第1图系为多准位胞元之资料储存状态的示意图; 第2图系为根据由胞元尺寸的减少所决定之干扰效 应的门槛电压偏移(dVt)値的示意图; 第3图系为本案实施例之快闪记忆装置的平面图; 第4图系为第3图之快闪记忆装置沿A-A线的剖面图; 第5图系为本案实施例之快闪记忆装置的平面图; 第6a至6c图系为本案实施例之快闪记忆装置制造方 法的剖面示意图;以及 第7图系为使用硬质光罩之控制闸图案制程的示意 图。 |
