电力半导体器件

摘要

本发明提供一种使用与现有超级结MOSFET一样的工艺得到更低导通电阻的MOSFET。在由n柱层3和p柱层4形成的超级结结构的漏极侧插入n-漂移层2，n-漂移层的厚度t对于n-漂移层的厚度t与超级结结构的厚度d之和的比(＝t/(t+d))在0.72以下。

主权项

1.一种电力半导体器件，其特征在于，具备：第1导电型的第1半导体层；形成在上述第1半导体层上、周期地布置在横向上的第1导电型的第2半导体层和第2导电型的第3半导体层；与上述第1半导体层电连接的第1主电极；选择地形成在上述第2半导体层和第3半导体层的表面上的第2导电型的第4半导体层；选择地形成在上述第4半导体层的表面上的第1导电型的第5半导体层；以与上述第4半导体层和上述第5半导体层的表面接合的方式形成的第2主电极；以及在上述第2半导体层、第4半导体层和第5半导体层的表面上，中间插入栅绝缘膜而形成的控制电极；上述第1半导体层的杂质浓度低于上述第2半导体层的杂质浓度，设定层厚比A表示上述第1半导体层的厚度t对上述第1半导体层的厚度t与上述第2半导体层的厚度d之和的比t/(t+d)时，上述层厚比A在0.72以下；上述第1半导体层的厚度t、耐压VB伏特、与上述层厚比A的关系为：t＜2.53×10-6×(A×VB)7/6cm。