| 摘要 |
本发明公开了一种LDPC解码器及解码LDPC编码讯号的方法。本发明提供的解决方案比其他可能的解决方案更简单、更小，复杂度更低。在解码器的前端附近使用乒乓存储结构(或虚拟双埠存储结构)结合量度发生器，可实现并行的位／校验节点处理。智慧运算的桶形移位元器与消息传送记忆体配合，该消息传送记忆体可存储更新后的与校验节点相关的边消息以及更新后的与位元节点相关的边消息。使用有效的定址方案可以允许在同一存储结构中存储两种与位元节点相关的边消息：(1)对应资讯位元的边消息；(2)对应奇偶校验位元的边消息。此外，智慧设计的硬体巨集块可在解码器设计内进行多次初始化，以支援更高的设计效率。 |
