| 主权项 |
1.一种挠性多层配线基板,在于具备有介由绝缘层 叠层而成之复数之电路配线,各层之电路配线以路 部与层与层之间连接而成之挠性多层配线基板中, 其特征为: 具备有介着绝缘层叠层而成到第N(N系2以上之整数 )层之电路配线,第1层之电路配线系位于最表面,各 层之电路配线系由路部与层与层之间连接而成, 第N层的电路配线为,该第(N-1)层电路配线及相反侧 所被覆之绝缘层,而比该绝缘层之表面突出贯穿所 形成的外部连接端子与上述第N层的电路配线连接 , 上述电路配线的最密部的〝线路空间〞为5m/5 m~25m/25m之范围。 2.如申请专利范围第1项所述的挠性多层配线基板, 其中上述第1层的电路配线系至少最表面具有金层 之多层构造,除了第1层的电路配线,所有电路配线 系由一种导电材料所成之单层构造。 3.如申请专利范围第1项所述的挠性多层配线基板, 其中,于各层之电路配线的叠层方向之上述路部系 设于同一位置的堆叠型通孔构造。 4.如申请专利范围第1项所述的挠性多层配线基板, 其中上述绝缘层系聚醯亚胺。 5.一种挠性多层配线基板的制造方法, 在于具备介着绝缘膜叠层的复数的电路基板,各层 的电路配线系由路部与层与层之间连接之挠性多 层配线基板之制造方法中,其特征为:具备有: 在于导电性基板上,形成抗蚀剂图样,以该抗蚀剂 图样为遮蔽罩而藉电解电镀使导电材料析出于导 电性基板上,形成第1层的电路配线的第1制程, 如同覆罩上述第1层电路配线般,在上述导电性基 板上介由绝缘层叠层上金属箔,藉图样蚀刻该金属 箔而形成第2层电路配线的第2制程, 如同覆罩上述第2层电路配线般,在于上述导电性 基板上,设置抗蚀剂层,对于相当于上述第1层电路 配线与第2层电路之介着绝缘层而叠合的部位的规 定之处所之上述抗蚀剂上照射雷射,而使上述第1 层电路配线的能露出状地形成层与层之间连接孔 的第3制程, 以上述导电性基板为给电层,藉电解电镀而对于上 述层间连接孔填充导电材料,形成路部,由而实施 上述第1层电路配线与上述第2层电路配线的层与 层之间连接的第4制程, 除去上述抗蚀剂层,如同覆罩上述第2层电路配线 般在于上述导电性基板上设置绝缘层,在该绝缘层 之规定处所,以能露出上述第2层电路配线形成绝 缘层开孔部,而以上述导电性基板为给电板,藉电 解电镀而在于上述绝缘层开孔部填充导电材料由 而形成外部连接端子的第5制程, 藉由除去上述导电性基板之全部,或除去上述导电 性基板残留的一部份,露出上述第1层电路配线的 第6制程。 6.如申请专利范围第5项所述的挠性多层配线基板 之制造方法,其中反覆从上述第2制程至上述第4制 程以n次(n系2以上之整数),由而实施至第(n+1)层电 路基板之形成各层与层之间连接,实施对于该第(n+ 1)层电路配线之上述第5制程。 7.如申请专利范围第5项所述的挠性多层配线基板 之制造方法,其中上述第1层电路基板系具有从导 电性基板侧依序叠层有镍层、金层、镍层、铜层 之四层构造,上述导电性基板系铜基板。 8.如申请专利范围第7项所述的挠性多层配线基板 之制造方法,其中在于第6制程系藉蚀刻去除上述 导电性基板。 9.如申请专利范围第5项所述的挠性多层配线基板 之制造方法,其中上述第1层电路基板系具有自导 电性基板侧依序叠层金层、镍层、铜层之三层构 造,上述导电性基板系不锈钢基板。 10.如申请专利范围第9项所述的挠性多层配线基板 之制造方法,其中在于上述第6制程系藉由蚀刻除 去上述导电性基板。 11.如申请专利范围第5项所述的挠性多层配线基板 之制造方法,其中上述第1层电路配线系由金或铜 所成之单层构造,上述导电性基板系不锈钢基板。 12.如申请专利范围第11项所述的挠性多层配线基 板之制造方法,其中在于上述第6制程系物理的剥 离方式来除去上述导电性基板。 13.如申请专利范围第5项所述的挠性多层配线基板 之制造方法,其中在于上述第2制程为,一面具有金 属箔之绝缘性树脂层,前记绝缘性树脂层覆盖于上 述第1层电路配线叠层于上述导电性基板上。 14.如申请专利范围第5项所述的挠性多层配线基板 之制造方法,其中在于上述第2制程中,做为上述金 属箔而使用铜箔。 15.如申请专利范围第5项所述的挠性多层配线基板 之制造方法,其中在于上述第3制程中,上述雷射系 使用YAG雷射。 图式简单说明: 第1图表示本发明的挠性多层配线基板的一实施形 态之概略断面图。 第2图表示本发明的挠性多层配线基板的其他实施 形态之概略断面图。 第3图表示本发明的挠性多层配线基板的其他实施 形态之概略断面图 第4A图~第4D图表示本发明的挠性配线基板的制造 方法的一实施形态的制程图。 第5A图~第5D图表示本发明的挠性配线基板的制造 方法的一实施形态的制程图。 |
