发明名称 具有幅射结构和隔离效果的高电压和低导通阻抗LDMOS电晶体HIGH VOLTAGE AND LOW ON-RESISTANCE LDMOS TRANSISTOR HAVING RADIATION STRUCTURE AND ISOLATION EFFECT
摘要 根据本发明的一高电压LDMOS电晶体在一N型井的一延伸汲极区域中包括至少一P型场区块。P型场区块群在N型井中形成接面场区,用以使汲极区域与源极区域之间的寄生电容器的电容值均化,并在崩溃发生之前完全空乏漂移区。因而达到一较高的崩溃电压,并因此允许具有一较高掺杂密度的N型井。由于源极区域和P型场区块群将汲极区域围起,使得LDMOS电晶体具有自我隔离的效果。
申请公布号 TWI270984 申请公布日期 2007.01.11
申请号 TW095101163 申请日期 2006.01.12
申请人 崇贸科技股份有限公司 发明人 黄志丰;简铎欣;林振宇;杨大勇
分类号 H01L29/76(2006.01) 主分类号 H01L29/76(2006.01)
代理机构 代理人
主权项 1.一种电晶体,其包含: 一P型基板; 一第一扩散区域和一第二扩散区域,其具有N型导 电离子,在该P型基板中形成一N型井,其中该第一扩 散区域包含一延伸汲极区域; 一汲极扩散区域,其含有N+型导电离子,在该延伸汲 极区域中形成一汲极区域; 一P型场区块群,其形成于该延伸汲极区域中环绕 该汲极区域,其中该P型场区块群的尺寸和形状可 予以调整以调节接面场区; 一源极扩散区域,其具有N+型导电离子,其中该源极 扩散区域在由该第二扩散区域形成的该N型井中形 成一源极区域并环绕该汲极区域; 一通道,其形成于该汲极区域与该源极区域之间; 一闸极电极,其形成于该通道之上以控制该通道中 的一电流流动; 一接触扩散区域,其含有P+型导电离子,其中该接触 扩散区域在由该第二扩散区域形成的该N型井中形 成一接触区域;及 一隔离P型井,其形成于由该第二扩散区域形成的 该N型井中以防止崩溃,其中形成于该第二扩散区 域中的该隔离P型井将该源极区域和该接触区域包 围起。 2.如申请专利范围第1项所述的电晶体,其中该源极 扩散区域和该P型场区块群环绕该汲极区域以达到 隔离效果。 3.如申请专利范围第2项所述的电晶体,其中该P型 场区块群形成于该N型井的该延伸汲极区域中,其 中该N型井空乏一漂移区,使该汲极区域与该源极 区域之间的寄生电容器的电容値均化,并减少该通 道的一导通阻抗。 4.如申请专利范围第2项所述的电晶体,其中该P型 场区块群可以不同态样、尺寸和形状加以设计以 提高该电晶体的一崩溃电压并降低该通道的一导 通阻抗。 5.如申请专利范围第4项所述的电晶体,其中该P型 场区块群为环形,其中调整该P型场区块群的一内 径和一外径可增加该崩溃电压并减少该导通阻抗 。 6.如申请专利范围第2项所述的电晶体,其中该源极 扩散区域可为环形,且至少一P型场区块位于一单 径向方向上,其中调整该P型场区块群的数量和形 状可提高该电晶体的一崩溃电压并降低该通道的 一导通阻抗。 7.如申请专利范围第2项所述的电晶体,其中该源极 扩散区域可为多边形,其中调整该多边形的源极扩 散区域的边长和内角可促进与其他电晶体的结合, 其形成一共用源极结构用以节省晶片空间。 8.一种电晶体,其包含: 一P型基板; 一N型井,其形成于该P型基板中,具有一延伸汲极区 域; 一汲极区域,其含有N+型导电离子,形成于该延伸汲 极区域中; 一P型场区块群,其形成于该延伸汲极区域中环绕 该汲极区域,其中可调整该P型场区块群的尺寸和 形状用以调节接面场区; 一源极区域,其具有N+型导电离子,形成于该N型井 中并环绕该汲极区域; 一通道,其形成于该汲极区域与该源极区域之间; 一闸极电极,其形成于该通道之上以控制该通道中 的一电流流动; 一接触区域,其含有P+型导电离子,形成于该N型井 中;及 一隔离P型井,其形成于该N型井中以防止崩溃,其中 该隔离P型井将该源极区域和该接触区域包围起。 9.如申请专利范围第8项所述的电晶体,其中该源极 区域和该P型场区块群环绕该汲极区域以达到隔离 效果。 10.如申请专利范围第9项所述的电晶体,其中该P型 场区块群形成于该N型井的该延伸汲极区域中,其 中该N型井空乏一漂移区,使该汲极区域与该源极 区域之间的寄生电容器的电容均化,并降低该通道 的一导通阻抗。 11.如申请专利范围第9项所述的电晶体,其中该P型 场区块群可以不同态样、尺寸和形状加以设计以 提高该电晶体的一崩溃电压并降低该通道的一导 通阻抗。 12.如申请专利范围第9项所述的电晶体,其中该P型 场区块群为环状形状,其中调整该P型场区块群的 一内径和一外径可提高该电晶体的一崩溃电压并 降低该通道的一导通阻抗。 13.如申请专利范围第9项所述的电晶体,其中该源 极区域可为环形,且至少一P型场区块置于一单径 向方向上,其中调整该P型场区块群的数量和形状 可提高该电晶体的一崩溃电压并降低该通道之一 导通阻抗。 14.如申请专利范围第9项所述的电晶体,其中该源 极区域可为多边形,其中调节该多边形的源极区域 的边长和内角可促进与其他电晶体的结合,其形成 一共用源极结构用以节省晶片空间。 图式简单说明: 第1图为根据本发明的一实施例的LDMOS电晶体的横 截面图。 第2图为本发明的第一实施例,其为本发明的LDMOS电 晶体的俯视图。 第3图为本发明的第二实施例,其为本发明的LDMOS电 晶体的俯视图。 第4图为本发明的第三实施例,其为本发明的LDMOS电 晶体的俯视图。 第5图为本发明的第四实施例,其为本发明的LDMOS电 晶体的俯视图。
地址 台北县新店市宝兴路45巷8弄1号3楼