| 主权项 |
1.一种薄膜电晶体阵列板,至少包括: 一绝缘基材; 一第一信号线位于该绝缘基材上; 一第一绝缘层位于该第一信号线上; 一第二信号线位于该第一绝缘层上,其中该第二信 号线并与该第一信号线交叉; 一薄膜电晶体与该第一信号线及该第二信号线具 有电性连接;以及 一第二绝缘层位于该薄膜电晶体上,其中该第二绝 缘层并具有暴露该薄膜电晶体之一电极的一第一 接触洞; 一画素电极位于该第二绝缘层上,并经由该第一接 触洞与该薄膜电晶体之该电极连接, 其中该第一信号线与该第二信号线之至少一者系 包括具有一黏着层、一含银层与一保护层之一三 层结构。 2.如申请专利范围第1项所述之薄膜电晶体阵列板, 其中该黏着层之材质至少包括铬、铬合金、钛、 钛合金、钼、钼合金、钽与钽合金之其中一者,该 含银层之材质至少包括银或银合金,以及该保护层 之材质至少包括铟锌氧化物(IZO)、钼、钼合金、 铬与铬合金之其中一者。 3.如申请专利范围第2项所述之薄膜电晶体阵列板, 其中该黏着层之材质至少包括钨化钼,且该保护层 之材质至少包括铟锌氧化物。 4.如申请专利范围第1项所述之薄膜电晶体阵列板, 更包括复数个红色、绿色与蓝色彩色滤光器分别 位于复数个画素区域上,该些画素区域系由该第一 信号线与该第二信号线之交叉点所定义,且该些红 色、绿色与蓝色彩色滤光器至少包括含有红色、 绿色与蓝色颜料之一感光材料,并且向该第二绝缘 层所覆盖。 5.一薄膜电晶体阵列板,至少包括: 一闸极导线位于一绝缘基材上,其中该闸极导线至 少包括一闸极线与连接至该闸极线之一闸极电极; 一闸极绝缘层覆盖于该闸极导线上; 一半导体图案位于该闸极绝缘层上; 一资料导线,该资料导线至少包括位于该半导体图 案上之一源极电极、一汲极电极与一资料线,其中 该源极电极与该汲极电极系由同层结构所构成,并 彼此分开,且该资料线系连接至该源极电极并与该 闸极线交叉,藉以定义一画素区域; 具有一第一接触洞之一保护层,其中该第一接触洞 并暴露出该汲极电极;以及 一画素电极位于该保护层上,并与经由该第一接触 洞与该汲极电极连接, 其中,该闸极线与该资料线之其中一者至少包括具 有一黏着层、一含银层与一保护层之一三层结构, 且该黏着层之材质至少包括铬、铬合金、钛、钛 合金、钼、钼合金、钽与钽合金之其中一者,该含 银层之材质至少包括银或银合金,以及该保护层之 材质至少包括铟锌氧化物、钼、钼合金、铬与铬 合金之其中一者。 6.如申请专利范围第5项所述之薄膜电晶体阵列板, 其中上述之资料导线更包括一储存电容器,该储存 电容器系重叠于该闸极线或一储存电容器电极线, 藉以形成一储存电容器,该储存电容器电极线至少 包含与该闸极线实质上同层之结构。 7.如申请专利范围第6项所述之薄膜电晶体阵列板, 其中上述之储存电容器导体系与该汲极电极连接 。 8.如申请专利范围第5项所述之薄膜电晶体阵列板, 其中上述之保护层之材质至少一丙烯酸有机材料 或具有低介电常数値等于或小于4.0之一化学气相 沉积层。 9.如申请专利范围第5项所述之薄膜电晶体阵列板, 其中上述之保护层除了一通道区域外,系与该资料 导线实质上具有相同之形状。 10.如申请专利范围第5项所述之薄膜电晶体阵列板 ,更包括复数个红色、绿色与蓝色彩色滤光器分别 位于该画素区域上,且该些红色、绿色与蓝色彩色 滤光器至少包括含有红色、绿色与蓝色颜料之一 感光材料,并且由该保护层所覆盖。 11.如申请专利范围第5项所述之薄膜电晶体阵列板 ,其中上述之保护层系覆盖于该黏着层与该含银层 之侧表面上。 12.一种薄膜电晶体阵列板,至少包括: 一绝缘基材; 一闸极导线位于该绝缘基材上,且该闸极导线至少 包括一闸极线、一闸极电极与一闸极垫; 一闸极绝缘层位于该闸极导线上,且该闸极绝缘层 具有至少暴露出该闸极垫之一接触洞; 一半导体图案位于该闸极绝缘层上; 一欧姆接触图案位于该半导体图案上; 一资料导线位于该欧姆接触图案上,且该资料导线 系与该欧姆接触图案与有实质上相同之形状,该资 料导线至少包括一源极电极、一汲极电极、一资 料线与一资料垫; 一保护层位于该资料导线与复数个接触洞上,并且 该些接触洞系暴露出该闸极垫、该资料垫与该汲 极电极;以及 一透明电极图案系与暴露之该闸极垫、该资料垫 与该汲极电极具有电性连接, 其中,该闸极线与该资料线之其中一者至少包括具 有一黏着层、一含银层与一保护层之一三层结构, 且该黏着层之材质至少包括铬、铬合金、钛、钛 合金、钼、钼合金、钽与钽合金之其中一者,该含 银层之材质至少包括银或银合金,以及该保护层之 材质至少包括铟锌氧化物、钼、钼合金、铬与铬 合金之其中一者。 13.如申请专利范围第12项所述之薄膜电晶体阵列 板,更包括: 一储存电容器,系与位于该基材上之该闸极导线实 质上具有相同层之结构; 一储存电容器半导体重叠于该储存电容器线,且与 该半导体图案实质上具有相同层之结构; 一储存电容器欧姆接触位于该储存电容器半导体 上;以及 一储存电容器导体位于该储存电容器欧姆接触上, 其中该储存电容器导体且部分连接于该透明电极 图案。 14.如申请专利范围第12项所述之薄膜电晶体阵列 板,其中该储存电容器欧姆接触及该储存电容器导 体,实质上与该储存电容器半导体具有相同之平面 形状。 15.一种薄膜电晶体阵列板之制造方法,至少包括: 形成一闸极导线于一绝缘基材上,该闸极导线至少 包括一闸极线、连接至该闸极线之一闸极电极、 以及连接至闸极线之一闸极垫; 形成一闸极绝缘层; 形成一半导体层; 沉积并图案化一导电层,以形成一资料导线,该资 料导线至少包括与该闸极线交叉之一资料线、连 接该资料线之一资料垫、连接该资料线并接近于 该闸极电极之一源极垫极、以及以该闸极电极为 界与该源极电极相对之一汲极电极; 形成一保护层; 图案化该保护层与该绝缘层,以形成复数个接触洞 ,而分别暴露该闸极垫、该资料垫与该汲极电极; 以及 沉积并图案化一透明导电层,以形成一辅助闸极垫 、一辅助资料垫以及一画素电极,其中该辅助闸极 垫、该辅助资料垫与该画素电极系分别与该闸极 垫、该资料垫与该画素电极连接, 其中,该闸极导线与该资料导线之其中一者的形成 步骤至少包括: 依序沉积一黏着层、一含银层与一保护层之一三 层结构;以及 图案化该三层结构。 16.如申请专利范围第15项所述之薄膜电晶体阵列 板之制造方法,其中该三层结构之依序沉积与图案 化之步骤至少包括: 依序沉积该黏着层与该含银层; 微影蚀刻该含银层与该黏着层; 沉积该保护层于该含银层上;以及 微影蚀刻该保护层。 17.如申请专利范围第15项所述之薄膜电晶体阵列 板之制造方法,其中该三层结构之依序沉积与图案 化之步骤至少包括: 依序沉积该黏着层、该含银层与该保护层;以及 微影蚀刻该保护层、该含银层与该黏着层。 18.如申请专利范围第15项所述之薄膜电晶体阵列 板之制造方法,其中该资料导线与该半导体层系利 用使用一光阻图案之一微影步骤而形成,该光阻图 案至少包括一第一部份、厚度大于该第一部份之 一第二部分以及厚度小于该第一部份之一第三部 分。 19.如申请专利范围第18项所述之薄膜电晶体阵列 板之制造方法,其中上述之微影步骤中,该第一部 份系位于该源极电极与该汲极电极之间,且该第二 部分系位于该资料导线上。 20.一种薄膜电晶体阵列板之制造方法,至少包括: 形成一闸极导线于一绝缘基材上,该闸极导线具有 一闸极线以及连接至该闸极线之一闸极电极; 形成一闸极绝缘层覆盖于该闸极导线上; 形成一半导体图案于该闸极绝缘层上; 形成一资料导线于该闸极绝缘层上,该资料导线至 少包括由同层结构所构成并互相分开之复数个源 极电极与复数个汲极电极、以及与该些源极电极 连接之一资料线; 形成红色、绿色与蓝色之复数个彩色滤光器以及 暴露该汲极电极之一第一孔洞,其中该些彩色滤光 器至少包括具有红色、绿色与蓝色颜料之一感光 材料,并且该些彩色滤光器系覆盖于该资料导线上 ; 形成一保护层覆盖于该些彩色滤光器; 形成一第一接触洞以暴露该汲极电极;以及 形成一画素电极,并经由该第一接触洞与该汲极电 极连接, 其中,该闸极导线与该资料导线之其中一者的形成 步骤至少包括: 依序沉积一黏着层、一含银层与一保护层之一三 层结构;以及 图案化该三层结构。 21.如申请专利范围第20项所述之薄膜电晶体阵列 板之制造方法,其中: 该资料导线更包括一储存电容器导体重叠于该闸 极线或一储存电容器电极线上,以形成一储存电容 器,该储存电容器电极线实质上系与该闸极线具有 同层之结构; 该些彩色滤光器具有复数个第二孔洞,以暴露该储 存电容器导体;以及 该保护层具有暴露该储存电容器导体并位于该第 二孔洞中之一第二接触洞。 22.如申请专利范围第20项所述之薄膜电晶体阵列 板之制造方法,更包括: 在彩色滤光器形成前,形成一中间绝缘层,其中该 中间绝缘层之材质至少包括氮化矽或氧化矽。 23.如申请专利范围第20项所述之薄膜电晶体阵列 板之制造方法,其中该源极电极与该汲极电极之分 开系利用使用一光阻图案之一微影步骤,且该光阻 图案至少包括位于该源极电极与该汲极电极之间 之一第一部份、厚度大于该第一部份之一第二部 分以及厚度小于该第一部份之一第三部份。 图式简单说明: 第1图所绘示为根据本发明第一实施例,液晶显示 器之薄膜电晶体阵列板示意图; 第2图所绘示为第1图之薄膜电晶体阵列板沿剖面 线II-II之剖面结构图; 第3A、4A、5A与6A图所绘示为数个布局图,以依序说 明根据本发明第一实施例,液晶显示器之薄膜电晶 体阵列板制造方法的中间步骤; 第3B图所绘示为第3A图之薄膜电晶体阵列板沿剖面 线IIIb-IIIb'之剖面结构图; 第4B图所绘示为在第3B图之步骤后所进行的步骤中 ,第4A图之薄膜电晶体阵列板沿剖面线IVb-IVb'之剖 面结构图; 第5B图所绘示为在第4B图之步骤后所进行的步骤中 ,第5A图之薄膜电晶体阵列板沿剖面线Vb-Vb'之剖面 结构图; 第6B图所绘示为在第5B图之步骤后所进行的步骤中 ,第6A图之薄膜电晶体阵列板沿剖面线VIb-VIb'之剖 面结构图; 第7图所绘示为根据本发明第二实施例,液晶显示 器之薄膜电晶体阵列板之布局图; 第8图与第9图所绘示为第7图之薄膜电晶体阵列板 分别沿剖面线VIII-VIII'与剖面线IX-IX'之剖面结构图 ; 第10A图所绘示为如第7图所示之薄膜电晶体阵列板 ,在根据本发明第二实施例之制造方法第一步骤中 的布局图; 第10B图与第10C图所绘示为第10A图之薄膜电晶体阵 列板分别沿剖面线Xb-Xb'与剖面线Xc-Xc'之剖面结构 图; 第11A图与第11B图所绘示为在第10B图与第10C图之步 骤后所进行的步骤中,第10A图之薄膜电晶体阵列板 分别沿剖面线Xb-Xb'与剖面线Xc-Xc'之剖面结构图; 第12A图所绘示为在第11A图与第11B图之步骤后所进 行的步骤中,薄膜电晶体阵列板之布局图; 第12B图与第12C图所绘示为第12A图之薄膜电晶体阵 列板分别沿剖面线XIIb-XIIb'与剖面线XIIc-XIIc'之剖 面结构图; 第13A、14A与15A图以及第13B、14B、与15B图所绘示为 在第12A图之步骤后所进行的步骤中,第12图之薄膜 电晶体阵列板分别沿剖面线XIIb-XIIb'与剖面线XIIc- XIIc'之剖面结构图; 第16A图与第16B图所绘示为在第15A图与第15B图之步 骤后所进行的步骤中,薄膜电晶体阵列板之剖面结 构图; 第17A图所绘示为在第16A图与第16B图之步骤后所进 行的步骤中,薄膜电晶体阵列板之布局图; 第17B图与第17C图所绘示为第17A图之薄膜电晶体阵 列板分别沿剖面线XVIIb-XVIIb'与剖面线XVIIc-XVIIc'之 剖面结构图; 第18A图所绘示为根据本发明一实施例,适用于薄膜 电晶体阵列板中的导线详细剖面结构图; 第18B图所绘示为根据本发明一实施例,适用于薄膜 电晶体阵列板中的另一导线详细剖面结构图; 第19图所绘示为说明在热处理中,包含钨化钼/银之 双层薄膜的结构其电阻变化曲线图; 第20图为说明对不同钨化钼厚度与热处理温度之 刮伤测试结果; 第21图所绘示为根据本发明一第三实施例,薄膜电 晶体阵列板之布局图; 第22图所绘示为第21图之薄膜电晶体阵列板沿剖面 线XXII-XXII'之剖面结构图; 第23A图所绘示为薄膜电晶体阵列板在根据本发明 第三实施例之制造方法第一步骤中的布局图; 第23B图所绘示为第23A图之薄膜电晶体阵列板沿剖 面线XXIIIb-XXIIIb'之剖面结构图; 第24A图所绘示为薄膜电晶体阵列板在根据本发明 第三实施例之制造方法第二步骤中的布局图; 第24B图所绘示为第24A图之薄膜电晶体阵列板沿剖 面线XXIVb-XXIVb'之剖面结构图; 第25A图所绘示为薄膜电晶体阵列板在根据本发明 第三实施例之制造方法第三步骤中的布局图; 第25B图所绘示为第25A图之薄膜电晶体阵列板沿剖 面线XXVb-XXVb'之剖面结构图; 第26A图所绘示为薄膜电晶体阵列板在根据本发明 第三实施例之制造方法第四步骤中的布局图; 第26B图所绘示为第26A图之薄膜电晶体阵列板沿剖 面线XXVIb-XXVIb'之剖面结构图; 第27A图所绘示为薄膜电晶体阵列板在根据本发明 第三实施例之制造方法第五步骤中的布局图; 第27B图所绘示为第27A图之薄膜电晶体阵列板沿剖 面线XXVIIb-XXVIIb'之剖面结构图; 第28图所绘示为根据本发明一第四实施例,薄膜电 晶体阵列板之布局图; 第29图与第30图所绘示为第28图之薄膜电晶体阵列 板分别沿剖面线XXIX-XXIX'与剖面线XXX-XXX'之剖面结 构图; 第31A图所绘示为薄膜电晶体阵列板在根据本发明 实施例之制造方法第一步骤中的布局图; 第31B图与第31C图所绘示为第31A图之薄膜电晶体阵 列板分别沿剖面线XXXIb-XXXIb'与剖面线XXXIc-XXXIc'之 剖面结构图; 第32A图与第32B图所绘示为在第31A图之步骤后所进 行之步骤中,第31A图之薄膜电晶体阵列板分别沿剖 面线XXXIb-XXXIb'与剖面线XXXIc-XXXIc'之剖面结构图; 第33A图所绘示为在第32A图与第32B图之步骤后所进 行的步骤中,薄膜电晶体阵列板之布局图; 第33B图与第33C图所绘示为第33A图之薄膜电晶体阵 列板分别沿剖面线XXXIIIb-XXXIIIb'与剖面线XXXIIIc- XXXIIIc'之剖面结构图; 第34A、35A与36A图以及第34B、35B与36B图所绘示为第 33A图之薄膜电晶体阵列板分别沿剖面线XXXIIIb- XXXIIIb'与剖面线XXXIIIc-XXXIIIc'之剖面结构图,以依序 说明在第33B图与第33C图之后所进行的步骤; 第37A图所绘示为在第36A图与第36B图之步骤后所进 行之步骤中,薄膜电晶体阵列板之布局图; 第37B图与第37C图所绘示为第37A图之薄膜电晶体阵 列板分别沿剖面线XXXVIIb-XXXVIIb'与剖面线XXXVIIc- XXXVIIc'之剖面结构图; 第38A图所绘示为在第37A图至第37C图之步骤后所进 行之步骤中,薄膜电晶体振列板之布局图;以及 第38B图与第38C图所绘示为第38A图之薄膜电晶体阵 列板分别沿剖面线XXXVIIIb-XXXVIIIb'与剖面线XXXVIIIc- XXXVIIIc'之剖面结构图。 |
