发明名称 |
半导体装置及其制造方法 |
摘要 |
本发明涉及一种半导体装置及其制造方法,该半导体装置具有将导体埋入形成在绝缘膜上的孔状图形和槽状图形中的结构,可以防止埋入导体的埋入不良和随之而来的绝缘膜的龟裂。该半导体装置包括:形成在基板上、至少在表面侧埋入有配线层的绝缘膜;形成在该绝缘膜上的绝缘膜;形成在配线层上的绝缘膜上、具有孔状通路和向直角方向弯曲的槽状图形的槽状通路;填充到孔状通路及槽状通路内的埋入导体,槽状通路的宽度小于孔状通路的宽度。 |
申请公布号 |
CN1294653C |
申请公布日期 |
2007.01.10 |
申请号 |
CN03152398.6 |
申请日期 |
2003.07.31 |
申请人 |
富士通株式会社 |
发明人 |
渡边健一 |
分类号 |
H01L23/52(2006.01);H01L21/768(2006.01);H01L21/3205(2006.01) |
主分类号 |
H01L23/52(2006.01) |
代理机构 |
隆天国际知识产权代理有限公司 |
代理人 |
潘培坤;楼仙英 |
主权项 |
1、一种半导体装置,其特征在于,包括:第一绝缘膜,其形成在基板上,并至少在表面侧埋入有第一配线层,该第一配线层具有向直角方向弯曲的图形;第二绝缘膜,其形成在埋入有前述第一配线层的前述第一绝缘膜上;槽状通路,其沿着前述第一配线层的前述图形而形成在前述第一配线层上的第二绝缘膜上,并具有在前述图形的弯曲部向直角方向弯曲的槽状图形,且该槽状图形的弯曲部的宽度小于直线部的宽度;以及第一埋入导体,其被填充到前述槽状通路内。 |
地址 |
日本神奈川县川崎市 |