| 主权项 |
1.一种电路模拟之方法,其特征系为: 包括: 以积体电路之光罩平面布置图资料执行包含于上 述积体电路之电子元件之形状认识,取得上述电子 元件之尺寸资料之步骤(a); 测量实测用电子元件之电气特性和测量包括成为 施加于上述电子元件之应力指标之事项之上述实 测用电子元件各部分之尺寸之步骤(b); 以于上述步骤(b)所测量之实测用电子元件之电气 特性资料中,至少基于上述实测用电子元件各部分 之尺寸抽出参数之步骤(c); 利用电路模拟,以上述参数中选择适合于上述积体 电路所包括之上述各个电子元件之参数,执行考虑 对上述电子元件之应力考虑之电路模拟之步骤(d) 。 2.如申请专利范围第1项之电路模拟方法,其特征系 为: 于上述步骤(b),测量至少成为以元件隔离用绝缘膜 施加于上述电子元件之应力之应力指标之事项; 于上述步骤(d),执行考虑了以元件隔离用绝缘膜施 加于上述电子元件之应力之电路模拟。 3.如申请专利范围第1项之电路模拟方法,其特征系 为: 于上述步骤(c)中,基于成为加于上述电子元件上之 应力指标之事项,对于相同尺寸之上述各电子元件 抽出复数个参数。 4.如申请专利范围第1项之电路模拟方法,其特征系 为: 于上述步(d)之前,进一步包含将基于上述步骤(b)获 得之成为应力指标之测量资料作成之追加模型输 入到上述电路模拟器之步骤; 于上述步骤(d),选择适合于上述积体电路所包含之 上述各电子元件之参数之时,加上依据由上述追加 模型作出之补正。 5.如申请专利范围第1项-第4项中任何一项之电路 模拟方法,其特征孙为: 于上述步骤(d)之前,进一步包括: 基于成为加于上述电子元件之应力指标之事项,作 成包括使上述积体电路之上述各电子元件和应该 适用于上述各电子元件之参数对照之资讯参照表 之步骤; 将上述参照表输入到上述电路模拟器之步骤; 于上述步骤(d),选择适用于包括于上述积体电路中 之上述各电子元件之参数之操作,系利用上述参照 表自动执行。 6.如申请专利范围第5项之电路模拟方法,其特征系 为: 上述参照表,为一将包括于上述积体电路所包含之 上述各电子元件和已加权之复数个参数对照之表 。 7.如申请专利范围第1项之电路模拟方法,其特征系 为: 上述电子元件及上述实测用电子元件,系MIS电晶体 或双极电晶体。 8.如申请专利范围第7项之电路模拟方法,其特征系 为: 上述电子元件及上述实测用电子元件,系为具有闸 极电极、闸极绝缘膜、活性区域及包围上述活性 区域之元件隔离用绝缘膜之MIS电晶体; 成为施加于上述电子元件之应力指标之事项,系至 少含有上述活性区域中之上述闸电极位置、上述 活性区域之尺寸及上述元件隔离用绝缘膜之宽度 中之一个事项。 9.如申请专利范围第8项之电路模拟之方法,其特征 系为: 成为施加于上述电子元件之应力指标之事项,系至 少含有上述活性区域之深度、上述元件隔离用绝 缘膜之制造方法、上述元件隔离用绝缘膜之深度 、上述元件隔离用绝缘膜之材料、上述闸极绝缘 膜之尺寸及上述闸极绝缘膜之材料中之一个事项 。 10.如申请专利范围第8项或者第9项之电路模拟之 方法,其特征系为: 于上述步骤(d),执行考虑了以上述闸极绝缘膜施加 于上述电子元件之应力之电路模拟。 11.如申请专利范围第1项之电路模拟之方法,其特 征系为: 于上述步骤(b),至少测量成为由层间绝缘膜施加于 上述电子元件施加之应力之指标之事项; 于上述步骤(d)中,执行考虑了由层间绝缘膜施加于 上述电子元件之应力之电路模拟。 图式简单说明: 图1,显示本发明之第1实施形态所涉及之电路模拟 方法之方块图。 图2,显示本发明之第2实施形态所涉及之电路模拟 方法之方块图。 图3,显示本发明之第2实施形态所涉及之电路模拟 方法之变形例之方块图。 图4,显示本发明之第3实施形态所涉及之电路模拟 方法之方块图。 图5,显示本发明之第4实施形态所涉及之电路模拟 方法之方块图。 图6(a)和图6(b),显示尺寸相同而活性区域中之闸电 极之位置不同之MIS电晶体之平面图。 图7(a)~图7(c),显示使活性区域之尺寸或者活性区域 中之闸电极位置发生变化之MIS电晶体之例之平面 图。 图8(a)~图8(c),显示元件隔离用绝缘膜之尺寸不同之 MIS电晶体之一例之平面图。 图9(a)~图9(c),显示元件隔离用绝缘膜之尺寸不同之 MIS电晶体之一例之平面图。 图10,MIS电晶体之平面图中,为得到叠加了应力影响 之参数所应测定之主要项目之一例之图。 图11(a)和图11(b),显示总结了图10所示应力指标之标 格之图。 图12,显示某一尺寸之MIS电晶体施加了不同之闸极 电压Vg时之电特性之图。 图13,显示使汲极电压Vd和闸极电压Vg一定之情况下 之电晶体闸长与汲极电流之关系之图。 图14,显示做为电路模拟用参数之一之使用区域区 分之例之图。 图15,显示以前之电路模拟装置之构成之方块图。 |
