| 主权项 |
1.一种具多层线路层之电路板制法,系包括: 提供复数表面形成有金属层之芯层板; 于该芯层板一表面形成复数盲孔,藉以外露出该芯 层板另一表面之金属层; 进行线路图案化制程,以在该芯层板具有盲孔之表 面上形成第一图案化一线路层与复数导电盲孔; 将该些芯层板形成有导电盲孔之一侧间隔有绝缘 层以相互接合形成一多层板; 于该多层板中开设复数通孔;以及 进行线路图案化制程,以于该多层板之表面及对应 通孔处形成第二图案化线路层及复数导电通孔,且 该第二图案化线路层系具有复数电性连接垫,其中 至少一电性连接垫系形成在该芯层板之导电盲孔 底部。 2.如申请专利范围第1项之具多层线路层之电路板 制法,其中,该盲孔系以雷射钻孔方式形成。 3.如申请专利范围第1项之具多层线路层之电路板 制法,该通孔中可填充一填充材料。 4.如申请专利范围第1项之具多层线路层之电路板 制法,其中,该导电通孔为电镀导通孔及导电盲孔 之其中一者。 5.如申请专利范围第1项之具多层线路层之电路板 制法,其中,该导电通孔系贯穿多层板,以供后续形 成电镀导通孔。 6.如申请专利范围第1项之具多层线路层之电路板 制法,其中,该导电通孔系未贯穿该多层板,以供后 续形成导电盲孔。 7.如申请专利范围第1项之具多层线路层之电路板 制法,其中,该第二图案化线路层上系形成一图案 化拒焊层,且系外露出部份该第二图案化线路层。 8.如申请专利范围第1项之具多层线路层之电路板 制法,其中,该电性连接垫上形成有金属保护层,以 保护该电性连接垫并供有效电性连接导电元件。 9.如申请专利范围第8项之具多层线路层之电路板 制法,其中,该导电元件系由焊线、锡球及金属凸 块所组成之群组之其中一者。 10.如申请专利范围第8项之具多层线路层之电路板 制法,其中,该金属保护层系为镍/金金属层。 11.如申请专利范围第1项之具多层线路层之电路板 制法,其中,该芯层板间系可间隔有绝缘层以与多 层电路板进行接合。 12.一种具多层线路层之电路板,系包括: 复数芯层板,该芯层板之一表面形成有第一图案化 线路层及导电盲孔,而于该芯层板之另一表面形成 有第二图案化线路层,该第二图案化线路层系具有 复数电性连接垫,且至少一电性连接垫系形成在该 芯层板之导电盲孔底部; 至少一绝缘层,系夹置于该些芯层板之第一图案化 线路层及导电盲孔中;以及 复数导电通孔,系形成于该芯层板中,以供电性导 接该些芯层板。 13.如申请专利范围第12项之具多层线路层之电路 板,其中,该等盲孔系以雷射钻孔方式而钻设形成 。 14.如申请专利范围第12项之具多层线路层之电路 板,其中,该导电通孔为电镀导通孔及导电盲孔之 其中一者。 15.如申请专利范围第12项之具多层线路层之电路 板,其中,该导电通孔系贯穿多层板,以供后续形成 电镀导通孔。 16.如申请专利范围第12项之具多层线路层之电路 板,其中,该导电通孔系未贯穿该多层板,以供后续 形成导电盲孔。 17.如申请专利范围第12项之具多层线路层之电路 板,其中,该第二图案化线路层上系形成一图案化 拒焊层,且系外露出部份该第二图案化线路层。 18.如申请专利范围第12项之具多层线路层之电路 板,其中,该电性连接垫上形成有金属保护层,以保 护该电性连接垫并供有效电性连接导电元件。 19.如申请专利范围第18项之具多层线路层之电路 板,其中,该导电元件系由焊线、锡球及金属凸块 所组成之群组之其中一者。 20.如申请专利范围第18项之具多层线路层之电路 板,其中,该金属保护层系为镍/金金属层。 21.如申请专利范围第12项之具多层线路层之电路 板,其中,该芯层板间系间隔有绝缘层以与多层电 路板进行接合。 图式简单说明: 第1A图至第1C图系习知之半加成法制程示意图; 第2A图至第2C图系习知之线路电镀法制程示意图; 第3A图至第3J图系本发明具多层线路层之电路板之 第一实施例剖面示意图; 第4A图至第4E图系本发明具多层线路层之电路板之 第二实施例剖面示意图;以及 第5图系本发明具多层线路层之电路板之第三实施 例剖面示意图。 |
