| 主权项 |
1.一种方法,其包含:以第一密度将资料储存于第一记忆体的第一晶胞中;以及以第二密度将资料储存于第一记忆体的第二晶胞中。2.如申请专利范围第1项之方法,其中以第二密度将资料储存于第二晶胞中的动作包括储存较少每晶胞位元于该等第一或第二晶胞中之一。3.如申请专利范围第1项之方法,其包括在进行中改变每晶胞储存的位元数。4.如申请专利范围第2项之方法,其包括将资料储存于该晶胞中彼此分隔的位准上以便改善读取精确度。5.如申请专利范围第4项之方法,其包括将资料储存在包含多个位准的一晶胞中且填满少于所有该等位准的位准。6.如申请专利范围第5项之方法,其包括以规律间隔位准来将资料储存于一晶胞中,而同时把该晶胞内之一些居间位准保持为未为储存资料占用。7.一种包含储存有指令之一媒体的物件,而该等指令可令一处理器式系统能够进行以下动作:以第一密度将资料储存于第一记忆体的第一晶胞中;以及以第二密度将资料储存于第一记忆体的第二晶胞中。8.如申请专利范围第7项之物件,其另储存有可令该处理器式系统能储存较少每晶胞位元于该等第一或第二晶胞中之一的指令。9.如申请专利范围第7项之物件,其另储存有可令该处理器式系统能在进行中改变每晶胞储存之位元数的指令。10.如申请专利范围第8项之物件,其另储存有可令该处理器式系统能将资料储存于该晶胞中彼此分隔的位准上以便改善读取精确度的指令。11.如申请专利范围第10项之物件,其另储存有可令该处理器式系统能将资料储存在包含多个位准的一晶胞中且填满少于所有该等位准之位准的指令。12.如申请专利范围第11项之物件,其另储存有可令该处理器式系统能以规律间隔位准来将资料储存于一晶胞中而同时把该晶胞内之一些居间位准保持为未为储存资料占用的指令。13.一种记忆体,其包含:包括第一与第二晶胞的一记忆体阵列;以及耦合至该阵列以于第一密度将资料储存于该第一晶胞之该阵列中且于以第二密度将资料储存于该第二晶胞中的控制器。14.如申请专利范围第13项之记忆体,其中该记忆体为一快闪记忆体。15.如申请专利范围第14项之记忆体,其中该记忆体为一多位准晶胞记忆体。16.如申请专利范围第13项之记忆体,其中该控制器将把较少每晶胞位元储存于该等第一或第二晶胞中之一。17.如申请专利范围第13项之记忆体,其中该控制器将在进行中改变每晶胞储存的位元数。18.如申请专利范围第17项之记忆体,其中该控制器将把资料储存于该晶胞中彼此分隔的位准上以便改善读取精确度。19.如申请专利范围第18项之记忆体,其中该控制器将把资料储存在包含多个位准的一晶胞中且填满少于所有该等位准的位准。20.如申请专利范围第13项之记忆体,其中该控制器将以规律间隔位准来将资料储存于一晶胞中,而同时把该晶胞内之一些居间位准保持为未为储存资料占用。图式简单说明:第1图为对本发明之一实施例的方块描述图;第2图为根据本发明一实施例针对一晶胞的描述;第3图为根据本发明另一实施例针对另一晶胞的描述;第4图为根据本发明另一实施例针对另一晶胞的描述;以及第5图为根据本发明一实施例的软体流程图。 |
