半导体存储装置

摘要

在存储单元(MC)内，通过内部金属布线(9b)使驱动器晶体管源极触点(DV1、DV2)短路。该金属布线(9b)与相邻列的存储单元隔离，在存储单元列方向上呈锯齿状延伸。可按各列分别配置向驱动器晶体管传送源极电压的线，即使在单端口存储单元结构中，亦能够以存储单元列为单位对驱动器晶体管源极电压进行调整。

主权项

1.一种半导体存储装置，包括：多个存储单元，排列为行列状，各个存储单元包含：(1)第2导电型的1对负载晶体管元件，形成在第1导电型的第1衬底区域上，并且各第1导通节点与通过第1电源线供给第1电源电压的电源节点相耦合；(2)第1导电型的驱动器晶体管元件，形成在分别配置于所述第1导电型的第1衬底区域两侧的各第2导电型的第2衬底区域上，与所述负载晶体管元件连接以构成触发器并具有相互连接以接收第2电源电压的第1导通节点；第2电源线，按各存储单元在列方向连续地延伸配置，以按各存储单元横跨所述第1衬底区域的方式形成，供给所述第2电源电压的同时，相互连接对应的存储单元的所述驱动器晶体管元件的第1导通节点；多条字线，与各存储单元行对应配置，各字线上连接有对应行的存储单元；以及多条位线，与各存储单元列对应配置，各位线上连接有对应列的存储单元。