发明名称 |
非易失性半导体存储装置 |
摘要 |
一种非易失性半导体存储装置,其中,一个单位单元由以下部件构成:配置在基板上的第1区域的选择栅(3(3a~3i));配置在与第1区域相邻的第2区域的浮栅(6);与第2区域相邻并被设置在基板(1)表面上的第3区域的扩散区域(7b);和配置在浮栅上的控制栅(11),选择栅(3)在由所有的单位单元构成的擦除块内被分割为3个以上,所述单位单元在进行擦除动作时,同时从所述浮栅引出电子,分割后的各选择栅(3a~3i)从相对平面的法线方向观察,被形成为多个梳齿部分从公共线延伸的梳状,选择栅(例如3b)的梳齿部分,在相邻的选择栅(例如3a、3c)的梳齿间隙内隔开规定的间隔而被配置。从而实现了读出的高速化。 |
申请公布号 |
CN1866526A |
申请公布日期 |
2006.11.22 |
申请号 |
CN200610081877.3 |
申请日期 |
2006.05.17 |
申请人 |
恩益禧电子股份有限公司 |
发明人 |
须藤直昭;金森宏治 |
分类号 |
H01L27/115(2006.01);H01L29/788(2006.01) |
主分类号 |
H01L27/115(2006.01) |
代理机构 |
中科专利商标代理有限责任公司 |
代理人 |
朱丹 |
主权项 |
1、一种非易失性半导体存储装置,其中,一个单位单元由以下部件构成:经由第1绝缘膜而被配设在基板上的第1区域的选择栅;经由第2绝缘膜而被配设在与所述第1区域相邻的第2区域的浮栅;与所述第2区域相邻并被设置在所述基板表面上的第3区域的扩散区域;和经由第3绝缘膜而被配设在所述浮栅上的控制栅;所述选择栅,在由所有的单位单元构成的擦除块内被分割成3个以上,所述单位单元在对擦除块的所有单位单元进行擦除动作时,同时从所述浮栅引出电子,分割后的各个所述选择栅,从相对平面的法线方向观察,被形成为多个梳齿部分从公共线延伸的梳状,分割后的第1所述选择栅的梳齿部分,在相邻的第2所述选择栅的梳齿间隙内隔开规定的间隔而被配置。 |
地址 |
日本神奈川县 |