半导体记忆体装置

摘要

本发明系关于一种半导体记忆体装置，其具有：复数个感应放大器，该等感应放大器经调适及组态以感应及放大储存在记忆体单元中之资料；一感应放大器控制单元，其经调适及组态以产生一用于驱动该等复数个感应放大器之驱动电压；及一识别单元，其经调适及组态以产生一表示一I／O结构之位元组织识别信号，并将该信号输出至该感应放大器控制单元。此处，该感应放大器控制单元回应于该位元组织识别信号，调节该驱动电压的位准。该半导体记忆体装置在每一模式中供应一最佳化之电源，藉此减少电流消耗并改良操作特性。