用以执行资料处理操作以回应资料处理指令之设备和方法

摘要

在处理器2中提供单一指令多重资料（SIMD）类型操作，单一资料处理指令能够用于控制处理逻辑4、6、8、10，以在多重独立输入值用以产生具有比对应之输入值较大的资料宽度之多重独立结果值时，执行SIMD类型处理操作。具有适当受控多工转换器之型式之一再分割器（第5图）用以分割所得结果资料值为存入各别的暂存器38、40之高次位元部分及低次位元部分。所需之SIMD宽度保留结果值可自所欲高次38结果暂存器或低次结果暂存器40读取，而无需进一步之处理。此外，保存完整结果有利于改善精确度，例如在延伸累加操作等等之上。

主权项

1.一种用以执行一资料处理操作以回应一资料处理指令之设备,该设备包含:一处理逻辑,用以回应该资料处理指令,以自储存在一或多数输入储存中之多数独立资料値,产生各自的多数结果资料値;及一结果分割器,用以回应该资料处理指令,以在一高次结果储存中,储存每一结果资料値之一高次位元部分,及在一低次结果储存中,储存每一结果资料値之一低次位元部分。2.如申请专利范围第1项所述之设备,其中该处理逻辑可操作以使各别对之独立资料値相乘,一对系取自一第一输入储存之一第一独立资料値,及一对系取自一第二输入储存之一第二独立资料値。3.如申请专利范围第2项所述之设备,其中处理逻辑可操作以累加已储存在该高次结果储存及该低次结果储存内之値,以从该各别对独立资料値产生之値中产生该多数结果资料値。4.如申请专利范围第1项所述之设备,其中每一结果资料値之该高次位元部分及该低次位元部分系该结果资料値之非重叠相连部分。5.如申请专利范围第2项所述之设备,其中当该资料处理指令指示该独立资料値系正负分数値时,该处理逻辑可操作以加倍每一藉由令一第一独立资料値与一第二独立资料値相乘所获得之値。6.如申请专利范围第1项所述之设备,其中每一输入储存可储存M个独立N位元资料値。7.如申请专利范围第6项所述之设备,其中该资料处理指令可指明该独立资料値的一资料宽度。8.如申请专利范围第2项所述之设备,其中该处理逻辑包括一整数乘法器,其系可操作以使该各别对独立资料値相乘。9.如申请专利范围第1项所述之设备,其中该处理逻辑系可操作以对该独立资料値执行饱和资料处理操作。10.如申请专利范围第1项所述之设备,其中该结果分割器包括依据该资料处理指令控制之复数多工转换器。11.如申请专利范围第1项所述之设备,其中该设备是一处理器核心。12.如申请专利范围第1项所述之设备,其中该一或多种输入储存系下列之一或多种:一暂存库暂存器;一专属暂存器;一缓冲记忆体;一先进先出缓冲器;及一记忆体。13.如申请专利范围第1项所述之设备,其中该高次结果储存是下列之一种:一暂存库暂存器;一专属暂存器;一缓冲记忆体;一先进先出缓冲器;及一记忆体。14.如申请专利范围第1项所述之设备,其中该低次结果储存是下列之一种:一暂存库暂存器;一专属暂存器;一缓冲记忆体;一先进先出缓冲器;及一记忆体。15.如申请专利范围第1项所述之设备,其中该处理逻辑可操作以对每一结果资料値产生一或多种高次保护位元,以及该结果分割器可操作以在一保护位元储存内储存该保护位元。16.如申请专利范围第15项所述之设备,其中该保护位元储存是下列之一种:一暂存库暂存器;一专属暂存器;一缓冲记忆体;一先进先出缓冲器;及一记忆体。17.一种用以执行一资料处理操作以回应一资料处理指令之方法,该方法包含下列步骤:自储存在一或多数输入储存中之多数独立资料値,产生各自的多数结果资料値,以回应该资料处理指令;及藉由在一高次结果储存中,储存每一结果资料値之一高次位元部分,及在一低次结果储存中,储存每一结果资料値之一低次位元部分,分割该结果资料値,以回应该资料处理指令。18.如申请专利范围第17项所述之方法,其中使各别对之独立资料値相乘的步骤中,一对系取自一第一输入储存之一第一独立资料値,及一对系取自一第二输入储存之一第二独立资料値。19.如申请专利范围第18项所述之方法,其中累加已储存在该高次结果储存及该低次结果储存内之値的步骤,系使用从该各别对独立资料値产生之値,以产生该复数结果资料値。20.如申请专利范围第17项所述之方法,其中每一结果资料値之该高次位元部分及该低次位元部分系该结果资料値之非重叠相连部分。21.如申请专利范围第18项所述之方法,其中当该资料处理指令指明该独立资料値系正负分数値时,每一藉由令一第一独立资料値与一第二独立资料値相乘所获得之値系被加倍。22.如申请专利范围第17项所述之方法,其中每一输入储存可储存M个独立N位元资料値。23.如申请专利范围第22项所述之方法,其中该资料处理指令指明该独立资料値的一资料宽度。24.如申请专利范围第18项所述之方法,其中一整数乘法器可操作以使该各别对独立资料値相乘。25.如申请专利范围第17项所述之方法,其中对该独立资料値执行饱和资料处理操作。26.如申请专利范围第17项所述之方法,其中至少一部分的分割步骤系藉由依据该资料处理指令控制之复数多工转换器来执行。27.如申请专利范围第17项所述之方法,其中该方法在一处理器核心中执行。28.如申请专利范围第17项所述之方法,其中该一或多种输入储存系下列之一或多种:一暂存库暂存器;一专属暂存器;一缓冲记忆体;一先进先出缓冲器;及一记忆体。29.如申请专利范围第17项所述之方法,其中该高次结果储存是下列之一种:一暂存库暂存器;一专属暂存器;一缓冲记忆体;一先进先出缓冲器;及一记忆体。30.如申请专利范围第17项所述之方法,其中该低次结果储存是下列之一种:一暂存库暂存器;一专属暂存器;一缓冲记忆体;一先进先出缓冲器;及一记忆体。31.如申请专利范围第17项所述之方法,其中上述产生步骤对每一结果资料値产生一或多种高次保护位元,以及上述分割步骤在一保护位元储存内储存该保护位元。32.如申请专利范围第31项所述之方法,其中该保护位元储存是下列之一种:一暂存库暂存器;一专属暂存器;一缓冲记忆体;一先进先出缓冲器;及一记忆体。图式简单说明:第1图图示一处理器核心,其具有可实施本发明技术之类型;第2图图示不同的SIMD资料格式;第3图图示依据本发明之各种资料宽度,输入资料値及输出资料値间的关系;第4图图示在第1图之处理器核心中之部分资料处理路径;第5图图示一多工转换器,用以依据本发明之技术分割结果资料値;及第6图图示依据本发明之技术之另一种型式之乘法累加操作。