| 主权项 |
1.一种积体电路装置,其包含:一半导体基板;及在该半导体基板的以16T SRAM为主之三进位CAM单元上,该三进位CAM单元包含:相邻该三进位CAM单元的一第一边而扩充的第一与第二对存取电晶体;相邻该三进位CAM单元的一第二边而扩充第一与第二对跨耦反相器;在该第一对存取电晶体与该第一对跨耦反相器间扩充的一4T比较电路的一第一半部;及在该第二对存取电晶体与该第二对跨耦反相器间扩充的该4T比较电路的一第二半部。2.如请求项1之装置,其中该第一对跨耦反相器包含:一第一对PMOS拉昇电晶体;及一第一对NMOS拉降电晶体,该等NMOS拉降电晶体是在该第一对PMOS拉昇电晶体与一4T比较电路的该第一半部间扩充。3.如请求项2之装置,其中该第二对跨耦反相器包含:一第二对PMOS拉昇电晶体;及一第二对NMOS拉降电晶体,该等NMOS拉降电晶体是在该第二对PMOS电晶体与该4T比较电路的该第二半部间扩充。4.如请求项1之装置,其中该三进位CAM单元是具有等效电晶体半单元的一对称单元。5.如请求项4之装置,其中该三进位CAM单元配置成可支援三个有效状态,包括只有一遮罩状态。6.如请求项1之装置,其中该三进位CAM单元配置成可支援三个有效状态,包括只有一遮罩状态。7.如请求项6之装置,其中该三进位CAM单元是支援下列真値表的一XY三进位CAM单元:8.如请求项1之装置,其中该等第一与第二对存取电晶体是相同大小NMOS电晶体;而且其中该4T比较电路包含四个相同大小NMOS电晶体。9.如请求项1之装置,其中该等第一与第二对存取电晶体是具有一第一宽度/长度比的相同大小NMOS电晶体;而且其中该4T比较电路包含具有大于该第一宽度/长度比的一第二宽度/比长度比的四个相同大小NMOS电晶体。10.如请求项9之装置,其中该第一宽度/长度比小于约1.15,且该第二宽度/长度比大于约1.15。11.如请求项9之装置,其中该第一宽度/长度比是大约1.04,且该第二宽度/长度比是大约1.25。12.如请求项1之装置,其中该第一对跨耦反相器包含具有一第三宽度/长度比的两个相同大小NMOS拉降电晶体、与具有一第四宽度/长度比的两个相同大小PMOS拉昇电晶体。13.如请求项12之装置,其中该第三宽度/长度比大于该第四宽度/长度比。14.如请求项13之装置,其中该第三宽度/长度大于约1.5,且该第四宽度/长度比小于约1.25。15.如请求项14之装置,其中该第三宽度/长度比是大约1.8,且该第四宽度/长度比是大约1.0。16.如请求项10之装置,其中该第一对跨耦反相器包含具有一第三宽度/长度比的两个相同大小NMOS拉降电晶体、与具有一第四宽度/长度比的两个相同大小PMOS拉昇电晶体。17.如请求项16之装置,其中该第三宽度/长度比大于该第四宽度/长度比。18.如请求项17之装置,其中该第三宽度/长度比大于约1.5,且该第四宽度/长度小于约1.25。19.如请求项18之装置,其中该第三宽度/长度比是大约1.8,且该第四宽度/长度比是大约1.0。20.如请求项4之装置,其中在该半导体基板中的该三进位CAM单元的一宽度/高度宽阔比是在从大约1.08与大约1.20间的范围。21.如请求项20之装置,其中该三进位CAM单元的占用空间是在从大约3.0平方微米与大约3.6平方微米间的范围。22.一种积体电路装置,其包含:一半导体基板;及在该半导体基板中的三进位CAM单元,该三进位CAM单元包含:在该三进位CAM单元的第一象限中的一第一对存取电晶体;在该三进位CAM单元的第二象限中的一第二对存取电晶体;在该三进位CAM单元的第四象限中的一第一对跨耦反相器;在该三进位CAM单元的第三象限中的一第二对跨耦反相器;在该第一对存取电晶体与该第一对跨耦反相器间的该4T比较电路的一第一半部份;及在该第二对存取电晶体与该第二对跨耦反相器间的该4T比较一电路的一第二半部。23.如请求项22之装置,其中该三进位CAM单元是具有等效电晶体半单元的一对称单元。24.如请求项23之装置,其中该三进位CAM单元配置成可支援三个有效状态,包括只有一遮罩状态。25.如请求项22之装置,其中该等第一与第二对存取电晶体是相同大小NMOS电晶体;而且其中该4T比较电路包含四个相同大小NMOS电晶体。26.如请求项25之装置,其中该等第一与第二对存取电晶体是具有一第一宽度/长度比的相同大小NMOS电晶体;而且其中该4T比较电路包含具有该第二宽度/长度比大于该第一宽度/长度比的四个相同大小NMOS电晶体。27.如请求项26之装置,其中该第一宽度/长度比小于约1.15,且该第二宽度/长度大于约1.15。28.如请求项26之装置,其中该第一对跨耦反相器包含具有一第三宽度/长度比的两个相同大小NMOS拉降电晶体、与具有一第四宽度/长度比小于该第三宽度/长度比的两个相同大小PMOS拉昇电晶体。29.如请求项28之装置,其中该第一宽度/长度比小于约1.15,该第二宽度/长度比大于约1.15,该第三宽度/长度比大于约1.5,且该第四宽度/长度比小于约1.25。30.一种积体电路装置,其包含:一半导体基板;及在该半导体基板中的三进位CAM单元,该三进位CAM单元包含:在该半导体基板上并排扩充的第一与第二对存取电晶体;在该半导体基板上并排扩充的第一与第二对跨耦反相器;在该第一对存取电晶体与该第一对跨耦反相器间扩充的一比较电路的一第一半部;及在该第二对存取电晶体与该第二对跨耦反相器间扩充的该比较电路的一第二半部。31.如请求项30之装置,其中该三进位CAM单元配置成可支援三个有效状态,包括只有一遮罩状态。32.如请求项31之装置,其中该三进位CAM单元可支援下列真値表的一XY三进位CAM单元:33.如请求项30之装置,其中该三进位CAM单元是具有等效电晶体半单元的一对称单元。34.如请求项30之装置,其中在该半导体基板中的该三进位CAM单元的一宽度/高度宽阔比是在从大约1.08与大约1.20间的范围。35.如请求项34之装置,其中该三进位CAM单元的占用空间是在从大约3.0平方微米与大约3.6平方微米间的范围。36.一种积体电路装置,其包含:一半导体基板;及在该半导体基板中的一以SRAM为主之三进位CAM单元,该三进位CAM单元包含:复数个NMOS存取电晶体在该半导体基板上并排放置;一对资料储存元件,该等放置是在该半导体基板上并排放置,并电连接到该等复数个存取电晶体的载流端;及一比较电路,该比较电路是放置在该等复数存取电晶体与该对资料储存元件间。37.如请求项36之装置,其中在该半导体基板中的该三进位CAM单元的一宽度/高度宽阔比是在从大约1.08与大约1.20间的范围。38.如请求项37之装置,其中该三进位CAM单元的占用空间是在从大约3.0平方微米与大约3.6平方微米间的范围。39.一种积体电路装置,其包含:一半导体基板;及在该半导体基板中的一以16T SRAM为主之XY三进位CAM单元,该三进位CAM单元具有的宽度/高度宽阔比是在从大约1.08与大约1.20间的范围,且一占用空间是在从大约3.0平方微米与大约3.6平方微米间的范围。40.如请求项39之装置,其中该三进位CAM单元包含一XSRAM单元、一Y SRAM单元、与一4T比较电路,其配置成可根据下列真値表而支援三个有效状态:41.如请求项39之装置,其中该三进位CAM单元包含四个PMOS电晶体与十二个NMOS电晶体。42.一种积体电路装置,其包含:一半导体基板;及在该半导体基板中的三进位CAM单元,该三进位CAM单元包含:在该该三进位CAM单元的一第一象限中以y方向配置的一第一对NMOS存取电晶体;在该三进位CAM单元的一第二象限中以y方向配置的一第二对NMOS存取电晶体;在该三进位CAM单元的一第四象限中放置的一第一对跨耦反相器,该第一对跨耦反相器包含在x方向配置的两个PMOS拉昇电晶体与两个NMOS拉降电晶体;在该三进位CAM单元的一第三象限中放置的一第二对跨耦反相器,该第二对跨耦反相器包含在x方向配置的两个PMOS拉昇电晶体与两个NMOS拉降电晶体;在该第一对存取电晶体与该第一对跨耦反相器间放置的一4T比较电路的第一半部,并包含在x方向配置的两个NMOS电晶体;及在该第二对存取电晶体与该第二对跨耦反相器间放置的该4T比较电路的一第二半部,并包含在x方向配置的两个NMOS电晶体。43.如请求项42之装置,其中该在第一与第四象限的源极/汲极扩散图案布局是影像镜射到在第二与第三象限中的源极/汲极图案布局。44.如请求项42之装置,其中该三进位CAM单元具在从大约1.08与大约1.20间范围的一宽度/高度宽阔比,且一占用空间是在从大约3.0平方微米与大约3.6平方微米间的范围。45.一种积体电路装置,其包含:一半导体基板;及在该半导体基板中的一以SRAM为主之三进位CAM单元,该三进位CAM单元包含:在该半导体基板中该并排放置的四个NMOS存取电晶体;一对资料储存元件,该等资料储存元件是在该该半导体基板中并排放置,并电连接到该等四个NMOS存取电晶体的载流端;及一以4T NMOS为主之比较电路,该比较电路是放置在该等四个NMOS存取电晶体与该对资料储存元件之间。46.如请求项45之装置,其中在该半导体基板中的该三进位CAM单元的一宽度/高度宽阔比是在从大约1.08与大约1.20间的范围;而且其中该三进位CAM单元的占用空间是在从大约3.0平方微米与大约3.6平方微米间的范围。47.一种积体电路装置,其包含:一半导体基板;及在该半导体基板中的三进位CAM半单元,该三进位CAM半单元包含:与该CAM半单元的第一边相邻放置的一第一对NMOS存取电晶体;与该CAM半单元的一第二边相邻放置的一第一对跨耦反相器,该第一对跨耦反相器组包含第一与第二PMOS拉昇电晶体与第一与第二NMOS拉降电晶体;在该第一对NMOS存取电晶体与该第一对跨耦反相器间放置的一4T比较电路的第一半部;有关该第一PMOS拉昇电晶体源极的一第一Vdd 1/4通孔;有关该第二PMOS拉昇电晶体源极的一第二Vdd 1/4通孔;有关该第一NMOS拉降电晶体源极的一第一Vss 1/2通孔;有关该第二NMOS拉降电晶体源极的一第二Vss 1/2通孔;有关该第一对NMOS存取电晶体的第一者载流端的一第一BL 1/2通孔;及有关该第二对NMOS存取电晶体的一第二者载流端的一第二BL 1/2通孔。48.一种积体电路装置,其包含:一半导体基板;及在该半导体基板中的一以SRAM为主之CAM单元,该CAM单元具有与匹配线1/2通孔有关的左与右等效电晶体半单元,当右与左半单元在该半导体基板并排放置时,该等左与右等效电晶体半单元便接合成一完全匹配线通孔。49.如请求项48之装置,其中该等有关右与左半单元的所有位元线通孔是1/2通孔。50.如请求项48之装置,其中该等有关右与左半单元的所有Vss通孔是1/2通孔。51.如请求项48之装置,其中该等有关右与左半单元的所有M1至M2资料线通孔是1/2通孔。52.如请求项48之装置,其中该等有关右与左半单元的所有Vdd通孔是1/4通孔。53.如请求项48之装置,其中该以SRAM为主之CAM单元是三进位CAM单元。54.一种积体电路装置,其包含:一半导体基板;及在该半导体基板中的一16T以SRAM为主之三进位CAM单元,该三进位CAM-单元包含:一4T比较电路之左与右半部,其中具有配置在x方向之电晶体;左与右对跨耦反相器具有在x方向配置拉降与拉昇电晶体;及在y方向配置的左与右对存取电晶体,并电连接到该等左与右对跨耦反相器。55.如请求项54之装置,其中该三进位CAM单元具有在从大约1.08与大约1.20间范围的一宽度/高度宽阔比。56.如请求项54之装置,其中该等左与右对存取电晶体是具有N型源极/汲极区域的NMOS电晶体,该NMOS电晶体的配置是相邻在另一CAM单元中左与右对存取电晶体的N型源极/汲极区域,其中该另一CAM单元是在x轴的该三进位CAM单元的镜射影像。57.如请求项54之装置,其中该拉昇电晶体是具有P型源极/汲极区域的PMOS电晶体,该等P型源极/汲极区域的配置是相邻在另一CAM单元中PMOS拉昇电晶体的P型源极与汲极区域,且该另一CAM单元是在x轴的该三进位CAM单元的镜射影像。图式简单说明:图1A是根据本发明的一具体实施例的三进位CAM单元电路图。图1B是图1A的三进位CAM单元是布局图。在布局图中MOS电晶体的左-右与上-下方向能符合在图1A电路图中的MOS电晶体方向。图1C是类似图1A具体实施例的三进位CAM单元电路图;然而,提供一假接地(PGND)连接。图1D是图1B的三进位CAM单元布局图,及提供布局宽阔比与电晶体大小资讯。图1E是图1B与1D的三进位CAM单元布局图,且虚线显示在一实质正方形CAM单元四象限中的各种不同电晶体位置。图1F是显示具1/2通孔与1/4通孔图案的四个半单元的一分开步局图。 |
