| 发明名称 | 配线结构的形成方法以及半导体装置 | ||
| 摘要 | 使用蚀刻阻止膜(104)以及硬掩模(105)在绝缘膜(103)上形成用于连接下层配线(101)和未图示的上层配线的导通孔(102)之后，通过本发明的一级的低功率偏压溅射法以覆盖导通孔(102)的内壁的方式在绝缘膜(103)上形成由Ta构成的基底膜(106)。在这里，从导通孔(102)的内壁面到整个绝缘膜(103)上得到很薄且均匀的膜厚的基底膜(106)。这样，能够通过比较简单的工序，使配线形成上的问题不产生，而在开口的内壁面、即从侧壁面到底面薄且均匀的形成基底膜，实现可靠性高的极微细的配线结构。 | ||
| 申请公布号 | CN1860597A | 申请公布日期 | 2006.11.08 |
| 申请号 | CN200580001136.3 | 申请日期 | 2005.01.11 |
| 申请人 | 富士通株式会社 | 发明人 | 酒井久弥;清水纪嘉 |
| 分类号 | H01L21/3205(2006.01);C23C14/34(2006.01);H01L21/28(2006.01);H01L21/285(2006.01) | 主分类号 | H01L21/3205(2006.01) |
| 代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 高龙鑫;王玉双 |
| 主权项 | 1.一种配线结构的形成方法，其特征在于，包括：在基板上方的绝缘膜上形成开口的工序；通过溅射法，以覆盖上述开口的内壁面的方式在上述绝缘膜上形成基底膜的工序；以仅在上述开口的上述内壁面残留上述基底膜的方式除去除上述开口以外的上述绝缘膜上的上述基底膜的工序；经由上述基底膜而由导电材料填埋上述开口内的工序，以上述绝缘膜上的除上述开口以外的部分的膜厚为上述开口直径的1/20或1/20以下的方式形成上述基底膜。 | ||
| 地址 | 日本国神奈川县 | ||