发明名称 |
半导体器件的制造方法 |
摘要 |
提供一种半导体器件的制造方法,可以抑制因硅化物的形成而使漏电流增加。将抑制硅化物反应的杂质(抑制杂质)、例如锗从其上面导入源漏区(16、36)。接着,在源漏区(16、36)中,使比抑制杂质分布的区域(50)还浅的区域变成硅化物,在源漏区(16、36)形成硅化物膜(51)。通过这样使比抑制杂质分布的区域(50)还浅的区域变成硅化物,可以抑制硅化物反应向变成硅化物的区域的下方进行,可以降低源漏区(16、36)和阱区之间的接合漏泄。 |
申请公布号 |
CN1284217C |
申请公布日期 |
2006.11.08 |
申请号 |
CN03132886.5 |
申请日期 |
2003.07.25 |
申请人 |
株式会社瑞萨科技 |
发明人 |
尾田秀一;佐山弘和;太田和伸;杉原浩平 |
分类号 |
H01L21/336(2006.01);H01L21/8234(2006.01) |
主分类号 |
H01L21/336(2006.01) |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
程天正;叶恺东 |
主权项 |
1.一种半导体器件的制造方法,其特征在于,包括:(a)准备在其上面具有第1导电型的第1杂质区和第2导电型的第2杂质区,且所述第2杂质区设在所述第1杂质区的上面的半导体衬底的工序;(b)将抑制硅化物反应的杂质从其上面导入所述第2杂质区的工序;(c)在所述工序(b)之后,作为在所述第2杂质区内的区域,从所述第2杂质区域的上面开始,使比所述杂质分布的区域的下限还浅的区域变成硅化物的工序。 |
地址 |
日本东京都 |