| 主权项 |
1.一种半导体装置之制造方法,其具备有如下步骤:(a)在半导体基板之主面上形成:大致H字状之第1遮罩材料,具有沿着平面看第1方向顺序连接之第1部份,第2部份,和第3部份,平面看对上述第1方向垂直之第2方向之上述第2部份之尺寸,小于上述第2方向之上述第1和第3部份之各个尺寸;和大致H字状之第2遮罩材料,具有沿着上述第1方向顺序连接之第4部份,第5部份,和第6部份,上述第2方向之上述第5部份之尺寸,小于上述第2方向之上述第4和第6部份之各个尺寸;上述第1和第4部份,上述第2和第5部份,以及上述第3和第6部份之各个,互相离开而且沿着上述第2方向排列;(b)使用上述第1和第2遮罩材料作为蚀刻遮罩对上述半导体基板进行蚀刻,用来在上述主面内形成凹部,该凹部具有分别被上述第1-第3部份下方之上述半导体基板规定之第1侧面,第2侧面,和第3侧面,以及分别被上述第4-第6部份之下方之上述半导体基板规定之第4侧面,第5侧面,和第6侧面;(c)在上述第1和第2遮罩材料被形成在上述主面上之状态,经由从上述第2方向之斜上方植入杂质之离子,用来只在上述第1-第6侧面中之上述第2和第5侧面内,分别形成第1导电型之第1通道掺杂区域;(d)在上述步骤(c)之后实行,经由形成充填到上述凹部内之元件隔离绝缘膜,用来规定在上述步骤(a)形成有上述第1和第2遮罩材料之部份之上述半导体基板,分别作为第1元件形成区域和第2元件形成区域;(e)在上述第1和第2元件形成区域内之上述主面内,分别形成上述第1导电型之第2通道掺杂区域;(f)在上述步骤(c)之后实行,用来除去上述第1和第2遮罩材料;(g)在上述步骤(f)之后实行,用来在上述第1和第2元件形成区域内之上述主面上,分别形成绝缘膜;(h)在上述步骤(g)所获得之构造上,形成导电膜;(i)利用对上述导电膜进行图案制作,用来在上述步骤(a)形成有上述第2和第5部份之各个部份之上述主面之上方,分别形成沿着上述第2方向延伸之闸电极;(j)在上述步骤(a)形成有上述第1和第4部份之各个部份之上述主面内,分别形成与上述第1导电型不同之第2导电型之第1源极.汲极区域;和(k)在上述步骤(a)形成有上述第3和第6部份之各个部份之上述主面内,分别形成上述第2导电型之第2源极.汲极区域。2.如申请专利范围第1项之半导体装置之制造方法,其中当定义上述第1部份和上述第4部份之间隔及上述第3部份和上述第6部份之间隔为W2,上述第2部份和上述第5部份之间隔为W1,上述步骤(c)之上述杂质之植入方向和上述主面之法线方向所形成之角度为,上述第1和第2遮罩材料之膜厚为T时,tan-1(W2/T)<≦tan-1(W1/T)之关系可以成立。3.一种半导体装置之制造方法,其具备有如下步骤:(a)在半导体基板之主面上形成:第1遮罩材料,具有沿着平面看第1方向顺序连接之第1部份,第2部份,和第3部份;第2遮罩材料,具有沿着上述第1方向顺序连接之第4部份,第5部份,和第6部份;和第3遮罩材料,具有沿着上述第1方向顺序连接之第7部份,第8部份,和第9部份;上述第3,第4,和第9部份互相离开而且沿着平面看与上述第1方向垂直之第2方向顺序的排列,和上述第2和第8部份互相离开而且沿着上述第2方向排列,和上述第2和第5部份不沿着上述第2方向排列;(b)使用上述第1-第3遮罩材料作为蚀刻遮罩对上述半导体基板进行蚀刻,用来在上述主面内形成凹部,该凹部具有分别被上述第1-第3部份之下方之上述半导体基板规定之第1侧面,第2侧面,和第3侧面,和分别被上述第4-第6部份之下方之上述半导体基板规定之第4侧面,第5侧面,和第6侧面,及分别被上述第7-第9部份之下方之上述半导体基板规定之第7侧面,第8侧面,和第9侧面;(c)在上述第1-第3遮罩材料被形成在上述主面上之状态,经由从上述第2方向之斜上方植入杂质之离子,用来只在上述第2和第3侧面中之上述第2侧面内,只在上述第4和第5侧面中之上述第5侧面内,和只在上述第8和第9侧面中之上述第8侧面内,分别形成第1导电型之第1通道掺杂区域;(d)在上述步骤(c)之后实行,经由形成充填到上述凹部内之元件隔离绝缘膜,用来规定在上述步骤(a)形成有上述第1-第3遮罩材料之部份之上述半导体基板,分别作为第1元件形成区域,第2元件形成区域,和第3元件形成区域;(e)在上述第1-第3元件形成区域内之上述主面内,分别形成上述第1导电型之第2通道掺杂区域;(f)在上述步骤(c)之后实行,用来除去上述第1-第3遮罩材料;(g)在上述步骤(f)之后实行,用来在上述第1-第3元件形成区域内之上述主面上,分别形成绝缘膜;(h)在上述步骤(g)所获得之构造上,形成导电膜;(i)利用对上述导电膜进行图案制作,用来在上述步骤(a)形成有上述第2,第5,和第8部份之各个部份之上述主面之上方,分别形成沿着上述第2方向延伸之闸电极;(j)在上述步骤(a)形成有上述第1,第6,和第7部份之各个部份之上述主面内,分别形成与上述第1导电型不同之第2导电型之第1源极.汲极区域;和(k)在上述步骤(a)形成有上述第3,第4,和第9部份之各个部份之上述主面内,分别形成上述第2导电型之第2源极.汲极区域。4.如申请专利范围第3项之半导体装置之制造方法,其中当定义上述第3部份和上述第4部份之间隔及上述第4部份和上述第9部份之间隔为W2,上述第2部份和上述第8部份之间隔为W1,上述步骤(c)之上述杂质之植入方向和上述主面之法线方向所形成之角度为,上述第1-第3遮罩材料之膜厚为T时,tan-1(W2/T)<≦tan-1(W1/T)之关系可以成立。5.如申请专利范围第1至4项中任一项之半导体装置之制造方法,其更具备有如下步骤:(1)在上述步骤(i)-(k)之后实行,用来形成层间绝缘膜;(m)在上述层间绝缘膜内形成连接到上述第2源极.汲极区域之接触孔洞;(n)在上述接触孔洞内形成导电性栓塞;(o)形成连接到上述导电性栓塞之电容器下部电极;(p)在上述电容器下部电极上形成电容器介电质膜;和(q)在上述电容器介电质膜上形成电容器上部电极。6.如申请专利范围第5项之半导体装置之制造方法,其中上述导电性栓塞之材质系添加有上述第2导电型之杂质的半导体,且该制造方法更具备有如下步骤:(r)在上述步骤(m)和(n)之间实行,经由通过上述接触孔内将杂质导入到上述主面内,用来形成上述第2导电型之杂质导入区域。7.如申请专利范围第5项之半导体装置之制造方法,其中:在上述步骤(a),在上述主面上更形成第4遮罩材料,成为与上述第3部份离开和面对,而且沿着上述第1方向与上述第1遮罩材料并排;在上述步骤(b),使用上述第1至第4遮罩材料作为蚀刻遮罩,经由对上述半导体基板进行蚀刻,用来形成上述凹部,且该制造方法更具备有如下步骤:(s)在上述步骤(d)之前实行,在上述主面上形成有上述第1和第4遮罩材料之状态,从上述第1方向之斜上方植入杂质之离子,用来在上述第3侧面内形成上述第2导电型之杂质植入区域。8.如申请专利范围第7项之半导体装置之制造方法,其中当定义上述第1遮罩材料和上述第4遮罩材料之间隔为V,上述步骤(s)中之上述杂质之植入方向和上述主面之法线方向所形成之角度为,上述第4遮罩材料之膜厚为T,从上述第4遮罩材料之上面到上述凹部之底面之深度为U时,tan-1(V/U)≦≦tan-1(V/T)之关系可以成立。9.如申请专利范围第5项之半导体装置之制造方法,其更具备有如下步骤:(t)在上述步骤(b)之后和上述步骤(d)之前实行,经由通过上述凹部内将杂质导入到上述凹部之底面内,用来形成上述第1导电型之第1通道切割区域。10.如申请专利范围第9项之半导体装置之制造方法,其中:上述半导体基板具有记忆单元阵列部和周边电路部;上述第1通道切割区域形成在上述记忆单元阵列部内;且该制造方法更具备有如下步骤:(u)在上述步骤(t)之前实行,用来形成覆盖在上述周边电路部之遮罩材料。11.如申请专利范围第9项之半导体装置之制造方法,其中:上述半导体基板具有记忆单元阵列部和周边电路部;上述第1通道切割区域形成在上述记忆单元阵列部内;在上述步骤(t),经由将上述杂质亦导入到上述周边电路部内,用来在上述周边电路部内形成第2通道切割区域;且该制造方法更具备有如下步骤:(v)在上述步骤(t)之后实行,经由将上述第2导电型之杂质导入到上述周边电路部内,用来抵消上述第2通道切割区域。12.如申请专利范围第5项之半导体装置之制造方法,其中:上述半导体装置被设置在记忆单元阵列内;和被设置在上述记忆单元阵列之最外周之多个记忆单元成为虚设单元。13.如申请专利范围第1至4项中任一项之半导体装置之制造方法,其中上述步骤(e)在上述步骤(g)之后实行。14.一种半导体装置之制造方法,其具备有如下步骤:(a)在半导体基板之主面上形成绝缘膜;(b)在上述绝缘膜上形成导电膜;(c)通过上述导电膜和上述绝缘膜将杂质之离子植入到上述主面内,用来形成通道掺杂区域;(d)对上述导电膜进行图案制作,用来形成闸电极;和(e)将杂质导入到从上述闸电极露出之部份之上述主面内,用来形成源极.汲极区域。图式简单说明:图1是上面图,用来表示本发明之实施形态1之半导体装置之构造。图2(A)-(C)是剖面图,用来表示图1所示之半导体装置之剖面构造。图3(A)-(C)是剖面图,用来表示本发明之实施形态1之半导体装置之制造方法之步骤顺序。图4是上面图,用来表示与图1对应之氮化矽膜之形成图案。图5(A)-(C)是剖面图,用来表示本发明之实施形态1之半导体装置之制造方法之步骤顺序。图6(A)-(C)是剖面图,用来表示本发明之实施形态1之半导体装置之制造方法之步骤顺序。图7(A)-(C)是剖面图,用来表示本发明之实施形态1之半导体装置之制造方法之步骤顺序。图8(A)-(C)是剖面图,用来表示本发明之实施形态1之半导体装置之制造方法之步骤顺序。图9(A)-(C)是剖面图,用来表示本发明之实施形态1之半导体装置之制造方法之步骤顺序。图10(A)-(C)是剖面图,用来表示本发明之实施形态1之半导体装置之制造方法之步骤顺序。图11(A)-(C)是剖面图,用来表示本发明之实施形态1之半导体装置之制造方法之步骤顺序。图12是上面图,用来表示本发明之实施形态2之半导体装置之构造。图13是剖面图,用来表示沿着图12所示之线XIII-XIII之位置之有关剖面构造。图14是上面图,用来表示与图12之一部份对应之氮化矽膜之形成图案。图15是剖面图,用来表示本发明之实施形态2之半导体装置之制造方法之步骤顺序。图16是剖面图,用来表示本发明之实施形态2之半导体装置之制造方法之步骤顺序。图17是剖面图,用来表示本发明之实施形态2之半导体装置之制造方法之步骤顺序。图18是剖面图,用来表示本发明之实施形态2之半导体装置之制造方法之步骤顺序。图19是剖面图,用来表示本发明之实施形态2之半导体装置之制造方法之步骤顺序。图20(A)-(C)是剖面图,用来表示本发明之实施形态3之半导体装置之制造方法之步骤顺序。图21(A)-(C)是剖面图,用来表示本发明之实施形态3之半导体装置之制造方法之步骤顺序。图22是剖面图,用来表示本发明之实施形态4之半导体装置之制造方法之步骤顺序。图23是剖面图,用来表示本发明之实施形态4之半导体装置之制造方法之步骤顺序。图24是上面图,用来表示本发明之实施形态5之半导体装置之构造。图25是剖面图,用来表示沿着图24所示之线XXV-XXV之位置之有关剖面构造。图26是剖面图,用来表示本发明之实施形态5之半导体装置之制造方法之步骤顺序。图27是剖面图,用来表示本发明之实施形态5之半导体装置之制造方法之步骤顺序。图28是剖面图,用来表示本发明之实施形态6之半导体装置之制造方法之步骤顺序。图29是剖面图,用来表示本发明之实施形态6之半导体装置之制造方法之步骤顺序。图30是剖面图,用来表示本发明之实施形态6之半导体装置之制造方法之步骤顺序。图31是剖面图,用来表示本发明之实施形态6之半导体装置之制造方法之步骤顺序。图32是剖面图,用来表示本发明之实施形态7之半导体装置之制造方法之步骤顺序。图33是剖面图,用来表示本发明之实施形态7之半导体装置之制造方法之步骤顺序。图34是剖面图,用来表示本发明之实施形态7之半导体装置之制造方法之步骤顺序。图35是剖面图,用来表示本发明之实施形态7之半导体装置之制造方法之步骤顺序。图36是上面图,用来表示本发明之实施形态8之半导体装置之构造。 |
