| 主权项 |
1.一种制造半导体元件之方法,该方法至少包含:提供一基材,具有特定的高电压区(HV)及低电压区(LV);形成复数个闸极氧化层结构,包含位于该高电压区的一厚闸极氧化层及位于该低电压区的至少一薄闸极氧化层,该厚闸极氧化层之厚度较该至少一薄闸极氧化层为厚;形成分别位于该高电压区及低电压区的多晶矽结构图样,该多晶矽结构包括于一多晶矽层上覆盖一抗蚀刻材料;形成一个至少覆盖该低电压区的光阻图样;以电浆蚀刻法移除位于该高电压区未被该多晶矽结构所遮蔽的该厚闸极氧化层;移除该光阻图案;以及以湿蚀刻法移除未被该多晶矽结构之一所遮蔽之位于该低电压区的该至少一薄闸极氧化层。2.如申请专利范围第1项所述之制造半导体元件之方法,其中该抗蚀刻材料至少包含氮氧化矽。3.如申请专利范围第1项所述之制造半导体元件之方法,其中该复数个闸极氧化层系将氮化矽薄膜图案化后经热氧化法产生。4.如申请专利范围第1项所述之制造半导体元件之方法,更包含在上述之湿蚀刻步骤之前,形成另一覆盖于该高电压区的光阻图样。5.如申请专利范围第1项所述之制造半导体元件之方法,其中该湿蚀刻操作包括以氢氟酸溶液浸湿该基材。6.如申请专利范围第1项所述之制造半导体元件之方法,更包含利用该多晶矽结构之一与该厚闸极氧化层产生一高电压电晶体元件,及利用该多晶矽结构之一与该薄闸极氧化层产生一低电压电晶体元件,该高电压电晶体元件运作于电压大于20伏特,该低电压电晶体元件运作于电压介于1.5至5伏特之间。7.如申请专利范围第6项所述之制造半导体元件之方法,其中该薄闸极氧化层厚度小于150埃,该厚闸极氧化层厚度大于300埃。8.如申请专利范围第1项所述之制造半导体元件之方法,其中该至少一薄闸极氧化层包括一第一薄闸极氧化层及一第二薄闸极氧化层,该形成多晶矽结构的图样包括于该第一薄闸极氧化层及该第二薄闸极氧化层上形成一多晶矽结构;以及该湿蚀刻制程移除该第一薄闸极氧化层及该第二薄闸极氧化层之未被该多晶矽结构之一所遮蔽的部分。9.如申请专利范围第8项所述之制造半导体元件之方法,其中该第一薄闸极氧化层厚度小于40埃,该第二薄闸极氧化层厚度介于100至200埃之间,及该厚闸极氧化层厚度大于300埃。10.如申请专利范围第8项所述之制造半导体元件之方法,更包含利用该多晶矽结构之一及该第一薄闸极氧化层形成一第一电晶体元件,利用该多晶矽结构之一及该第二薄闸极氧化层形成一第二电晶体元件,及利用多晶矽结构之一及该厚闸极氧化层形成一第三电晶体元件;以及该第一电晶体元件运作于电压介于1.8至2.5伏特之间,该第二电晶体元件运作于电压介于4至6伏特之间,及该第三电晶体元件运作于电压大于30伏特。11.如申请专利范围第8项所述之制造半导体元件之方法,更包含于该湿蚀刻操作之前形成一保护性材料于该高电压区。12.如申请专利范围第1项所述之制造半导体元件之方法,其中该电浆蚀刻操作气压可介于30至50毫陶尔之间,该蚀刻气体至少包含氟烷(CHF3)、氧气(O2)及一氧化碳(CO)。13.如申请专利范围第1项所述之制造半导体元件之方法,其中该抗蚀刻材料可防止该电浆蚀刻制程中该多晶矽被蚀刻。14.一种制造半导体元件之方法,该方法至少包含:提供一具有特定的高电压区(HV)及低电压区(LV)的基材;形成复数个闸极氧化层结构,包含位于该高电压区的至少一厚闸极氧化层及位于该低电压区的至少一薄闸极氧化层,该厚闸极氧化层之厚度较薄闸极氧化层为厚;形成分别位于该高电压区及该低电压区的一多晶矽结构图样,该多晶矽结构包括于一多晶矽层上覆盖一硬罩幕层;以电浆蚀刻操作移除位于该高电压区未被该硬罩幕层所遮蔽的该至少一厚闸极氧化层;以及以湿蚀刻操作移除位于该低电压区未被该多晶矽结构之一所遮蔽的该至少一薄闸极氧化层。15.如申请专利范围第14项所述之制造半导体元件之方法,更包含于该电浆蚀刻步骤之前形成一光阻图案,至少于该低电压区上,及该湿蚀刻步骤前形成另一光阻图案于该高电压区上。16.一种制造半导体元件之方法,该方法至少包含:提供一具有特定的高电压区(HV)及低电压区(LV)的基材;形成复数个闸极氧化层结构,包含位于该高电压区的至少一厚闸极氧化层及位于该低电压区的至少一薄闸极氧化层,该厚闸极氧化层之厚度较薄闸极氧化层为厚;形成覆盖于该复数个闸极氧化层之一罩幕图样,该罩幕图样包括一光阻图样区段及一多晶矽层上覆盖一硬罩幕之多晶矽结构;以选择性氧化电浆蚀刻法移除未被该罩幕图样所遮蔽的部分该复数个闸极氧化层;移除该光阻图样区段;以及以湿蚀刻法移除该至少一薄闸极氧化层上未被该多晶矽结构之一所遮蔽之的部分。17.如申请专利范围第16项所述之制造半导体元件之方法,其中该光阻图样区段形成于该低电压区上,更包含移除该光阻图样区段后形成至少覆盖于该高电压区之一光阻层,及利用至少覆盖于该高电压区之该光阻层进行该湿蚀刻操作。18.如申请专利范围第17项所述之制造半导体元件之方法,其中形成该罩幕图样包括形成位于该高电压区覆盖该至少一厚闸极氧化层上的该多晶矽结构,及形成位于该低电压区覆盖该至少一薄闸极氧化层上的该多晶矽结构,该光阻图样区段形成于该多晶矽结构上,且该多晶矽结构位于该低电压区中该至少一薄闸极氧化层之上。19.如申请专利范围第16项所述之制造半导体元件之方法,其中该至少一薄闸极氧化层包含一第一薄闸极氧化层及一第二薄闸极氧化层,该形成罩幕图样包括形成于该第一薄闸极氧化层,该第二薄闸极氧化层及该至少一厚闸极氧化层之厚闸极氧化层的该多晶矽结构;更包含形成一覆盖于该第一薄闸极氧化层之第一电晶体元件,一覆盖于该第二薄闸极氧化层之一第二电晶体元件及一覆盖于该厚闸极氧化层之一第三电晶体元件;以及该第一电晶体元件运作于操作电压1.8至2.5伏特之间,该第二电晶体元件运作于操作电压4至6伏特之间及该第三电晶体元件运作于大于30伏特之操作电压下。20.如申请专利范围第19项所述之制造半导体元件之方法,其中该第一薄闸极氧化层厚度小于40埃,该第二薄闸极氧化层厚度介于100至200埃之间,及该厚闸极氧化层厚度大于300埃。图式简单说明:第1到第6图为依照本发明之一种制造闸极氧化层的一系列制程操作截面示意图。 |
