| 发明名称 | 半导体器件的制法 | ||
| 摘要 | 公开了包含安排在半导体衬底(5)上的金属层(10)的半导体器件的制法。本发明方法包含以下步骤：硅层(15)沉积在金属层(10)上；为了使硅层(15)结构化应用了刻蚀掩模；应用上述刻蚀掩模(25)有选择地刻蚀硅层(15)；在刻蚀工艺中应用选择性刻蚀的硅层(15)作硬掩模使金属层(10)结构化。 | ||
| 申请公布号 | CN1280878C | 申请公布日期 | 2006.10.18 |
| 申请号 | CN99810496.5 | 申请日期 | 1999.06.16 |
| 申请人 | 因芬尼昂技术股份公司 | 发明人 | T·罗尔;C·马茹雷－埃斯佩霍;C·德姆 |
| 分类号 | H01L21/3213(2006.01);H01L21/033(2006.01) | 主分类号 | H01L21/3213(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 马铁良;孙黎明 |
| 主权项 | 1.具有安排在半导体衬底(5)上的导电层(10，100)的半导体器件的制法，它具有以下步骤：—把掩模层(15，135)沉积到导电层(10，100)上；—把刻蚀掩模(25)沉积到掩膜层(15，135)上，用于掩模层(15，135)的结构化；—在应用刻蚀掩模(25)的条件下有选择地刻蚀掩模层(15，135)；以及—在刻蚀工艺中，在应用选择性刻蚀掩模层(15，135)作为硬掩模的条件下，导电层(10，100)结构化，其特征为：掩模层(15，135)是硅层(15，135)。 | ||
| 地址 | 德国慕尼黑 | ||