发明名称 非挥发性存储器结构及其制造方法
摘要 在本发明的非挥发性存储器中,选择闸是形成于浮动/控制闸堆叠的侧壁上方的自对准间壁,利用同一个掩膜(1710)可以进行从源极线(144)上方移除选择闸层、蚀刻在源极线区域内的沟槽绝缘层、掺杂源极线等步骤,这种存储器可以形成于独立的基板区域内部或上方,在蚀刻沟槽绝缘层之前可以至少部分掺杂源极线,借此隔离基板区域与下方结构,以避免短路;这种存储器可以区块(sector)抹除;或是执行晶片抹除操作以并联抹除所有的胞元;周边电晶体栅极和选择闸可以由同一层形成,选择闸间壁有延伸物,可以自上方金属线作成低电阻接触;至于在机械或化学机械研磨上方绝缘层时,利用相邻的虚置结构可以保护半导体基板上方的电路元件。
申请公布号 CN1280891C 申请公布日期 2006.10.18
申请号 CN01145049.5 申请日期 2001.12.31
申请人 台湾茂矽电子股份有限公司 发明人 段行迪;李立钧;汤姆斯·东隆·张;梁仲伟
分类号 H01L21/82(2006.01);H01L21/8246(2006.01);H01L27/10(2006.01);H01L27/112(2006.01) 主分类号 H01L21/82(2006.01)
代理机构 北京三友知识产权代理有限公司 代理人 李强
主权项 1、一种制造包含非挥发性存储器的集成电路的方法,其特征在于,该方法至少包括:(a)于一半导体的第一区域上形成第一绝缘层(108)及第一层(124),其中该集成电路包括多个非挥发性记忆胞元,每一该些记忆胞元包括有一由部分该第一层(124)所形成的浮动闸;(b)经由该第一层的开口在该半导体第一区域内形成多个沟槽(910),并以绝缘材料(1010)填充该些沟槽(910);(c)于该半导体第一区域之上形成一第二层(128),其中每一该些胞元包含有一由部分该第二层(128)所形成的导电闸,该导电闸与该些胞元的该浮动闸(124)以一第二绝缘层(98)隔离;(d)图案化该第二层(128),以形成伸向一预定方向的长条,每一该长条横跨多个该些沟槽(910);(e)移除未被该第二层(128)覆盖的该半导体第一区域上的部分该第一层(124),以形成多个第一结构,每一该些第一结构包含一由该第二层所形成的长条,并包含该长条下方的部分该第一层,每一该些第一结构有一第一侧壁;(f)于该第一层与该第二层之上形成一第三层(520),并以包含非等向性蚀刻的制程移除部分该第三层(520),使于每一该些第一结构的至少部分该第一侧壁上形成一间壁(520),其中每一该间壁(520)与该相应第一结构中的该第一层(124)及该第二层(128)的材料以一隔离材料隔离;(g)使用微影形成一微影掩膜图案(1710),该微影掩膜图案覆盖该第一结构第一侧壁上的该间壁;(h)以该微影掩膜图案(1710)为罩幕,以移除未被微影掩膜图案覆盖的该间壁(520),因此,每一该些胞元包含有一由该第一结构的该第一侧壁上的间壁(520)所形成的导电闸;以及(i)利用该微影掩膜图案(1710)为罩幕于该半导体第一区域内掺入掺杂物。
地址 台湾省新竹科学工业园区