| 主权项 |
1.一种安装在半导体记忆装置内之内部供应电压产生电路,该内部供应电压产生电路系架构来产生一内部供应电压,供该半导体记忆装置中的一记忆胞阵列使用,且该内部供应电压产生电路包括:一内部驱动单元,响应从外部提供至该半导体记忆装置的一外部供应电压,产生一驱动电流及一初步电压,并且响应一驱动控制讯号,改变该驱动电流的大小;一内部传输单元,响应该内部驱动单元所提供的该初步电压,产生该内部供应电压,并且将该内部供应电压的一位准,调整成低于一增压至少一预定电压差,其中该增压系大于该外部供应电压;以及一内部感测单元,响应该内部供应电压,产生该驱动控制讯号,藉以将该内部供应电压保持在一固定位准不变。2.如申请专利范围第1项所述之安装在半导体记忆装置内之内部供应电压产生电路,其中该内部传输单元包括一电性连接至该内部驱动单元的NMOS电晶体,且该NMOS电晶体系架构成响应该增压,改变该内部供应电压的一位准。3.如申请专利范围第1项所述之安装在半导体记忆装置内之内部供应电压产生电路,其中该内部感测单元包括一比较单元,且该比较单元系架构成将该内部供应电压与一预定参考电压相比较,并且根据比较结果,产生该驱动控制讯号。4.一种安装在半导体记忆装置内之内部供应电压产生电路,该内部供应电压产生电路系架构来产生一内部供应电压,供该半导体记忆装置中的一记忆胞阵列使用,且该内部供应电压产生电路包括:一内部驱动单元,响应从外部提供至该半导体记忆装置的一外部供应电压,产生一驱动电流及一初步电压,并且响应一驱动控制讯号,改变该驱动电流的大小;一内部传输单元,响应该内部驱动单元所提供的该初步电压,产生该内部供应电压,并且将该内部供应电压的一位准,调整成低于一增压至少一预定电压差,其中该增压系大于该外部供应电压;以及一内部感测单元,响应该初步电压,产生该驱动控制讯号,藉以将该内部供应电压保持在一固定位准不变。5.如申请专利范围第4项所述之安装在半导体记忆装置内之内部供应电压产生电路,其中该内部传输单元包括一电性连接至该内部驱动单元的NMOS电晶体,且该NMOS电晶体系架构成响应该增压,改变该内部供应电压的一位准。6.如申请专利范围第4项所述之安装在半导体记忆装置内之内部供应电压产生电路,其中该内部感测单元包括一比较单元,且该比较单元系架构成将该初步电压与一预定参考电压相比较,并且根据比较结果,产生该驱动控制讯号。7.一种具有由多数个记忆胞所组成的记忆体阵列之半导体记忆装置,且该些记忆胞之电源系由一内部供应电压提供,该半导体记忆装置包括:至少一PMOS电晶体,包括一位元线感测放大器区的一N井,用来驱动该记忆体阵列的至少一位元线,其中该PMOS电晶体的一源极端点系电性连接至该内部供应电压;一增压产生电路,用来产生一增压,且该增压系大于由外部提供至该半导体记忆装置的一外部供应电压,其中该增压系提供至该位元线感测放大器区的该N井;以及一内部供应电压产生电路,响应该外部供应电压,产生该内部供应电压,并且将该内部供应电压的一位准,调整成低于该位元线感测放大器区的该N井的一电压位准一预定电压差。8.如申请专利范围第7项所述之具有由多数个记忆胞所组成的记忆体阵列之半导体记忆装置,其中该内部供应电压产生电路包括:一内部驱动单元,响应该外部供应电压,产生一驱动电流及一初步电压,并且响应一驱动控制讯号,改变该驱动电流的大小;一内部传输单元,响应该内部驱动单元所提供的该初步电压,产生该内部供应电压,并且将该内部供应电压的一位准,调整成低于该增压至少一预定电压差,其中该增压系大于该外部供应电压;以及一内部感测单元,响应该初步电压,产生该驱动控制讯号,藉以将该内部供应电压保持在一固定位准不变。9.如申请专利范围第8项所述之具有由多数个记忆胞所组成的记忆体阵列之半导体记忆装置,其中该内部传输单元包括一电性连接至该内部驱动单元的NMOS电晶体,且该NMOS电晶体系架构成响应该增压,改变该内部供应电压的一位准。10.如申请专利范围第7项所述之具有由多数个记忆胞所组成的记忆体阵列之半导体记忆装置,其中该内部供应电压产生电路包括:一内部驱动单元,响应该外部供应电压,产生一驱动电流及一初步电压,并且响应一驱动控制讯号,改变该驱动电流的大小;一内部传输单元,响应该内部驱动单元所提供的该初步电压,产生该内部供应电压,并且将该内部供应电压的一位准,调整成低于该增压至少一预定电压差,其中该增压系大于该外部供应电压;以及一内部感测单元,响应该内部供应电压,产生该驱动控制讯号,藉以将该内部供应电压保持在一固定位准不变。11.如申请专利范围第10项所述之具有由多数个记忆胞所组成的记忆体阵列之半导体记忆装置,其中该内部传输单元包括一电性连接至该内部驱动单元的NMOS电晶体,且该NMOS电晶体系架构成响应该增压,改变该内部供应电压的一位准。12.一种具有由多数个记忆胞所组成的记忆体阵列之半导体记忆装置,且该些记忆胞之电源系由一内部供应电压提供,该半导体记忆装置包括:至少一PMOS电晶体,包括一位元线感测放大器区的一N井,用来驱动该记忆体阵列的至少一位元线,其中该PMOS电晶体的一源极端点系电性连接至该内部供应电压;一增压产生电路,用来产生一增压,且该增压系大于由外部提供至该半导体记忆装置的一外部供应电压,其中该增压系提供至该位元线感测放大器区的该N井;一内部供应电压产生电路,响应该外部供应电压,产生该内部供应电压,并且将该内部供应电压的一位准,调整成低于一传输控制节点的一电压位准一预定电压差;以及一增压传输电路,用来将该增压产生电路所提供的该增压,提供至该内部供应电压产生电路的该传输控制节点。13.如申请专利范围第12项所述之具有由多数个记忆胞所组成的记忆体阵列之半导体记忆装置,其中该内部供应电压产生电路包括:一内部驱动单元,响应该外部供应电压,产生一驱动电流及一初步电压,并且响应一驱动控制讯号,改变该驱动电流的大小;一内部传输单元,响应该内部驱动单元所提供的该初步电压,产生该内部供应电压,并且将该内部供应电压的一位准,调整成低于该传输控制节点的该电压位准至少一预定电压差;以及一内部感测单元,响应该初步电压,产生该驱动控制讯号,藉以将该内部供应电压保持在一固定位准不变。14.如申请专利范围第13项所述之具有由多数个记忆胞所组成的记忆体阵列之半导体记忆装置,其中该内部传输单元包括一电性连接至该内部驱动单元的NMOS电晶体,且该NMOS电晶体系架构成响应该传输控制节点的该电压位准,改变该内部供应电压的一位准。15.如申请专利范围第12项所述之具有由多数个记忆胞所组成的记忆体阵列之半导体记忆装置,其中该内部供应电压产生电路包括:一内部驱动单元,响应该外部供应电压,产生一驱动电流及一初步电压,并且响应一驱动控制讯号,改变该驱动电流的大小;一内部传输单元,响应该内部驱动单元所提供的该初步电压,产生该内部供应电压,并且将该内部供应电压的一位准,调整成低于该传输控制节点的该电压位准至少一预定电压差;以及一内部感测单元,响应该内部供应电压,产生该驱动控制讯号,藉以将该内部供应电压保持在一固定位准不变。16.如申请专利范围第15项所述之具有由多数个记忆胞所组成的记忆体阵列之半导体记忆装置,其中该内部传输单元包括一电性连接至该内部驱动单元的NMOS电晶体,且该NMOS电晶体系架构成响应该传输控制节点的该电压位准,改变该内部供应电压的一位准。17.如申请专利范围第12项所述之具有由多数个记忆胞所组成的记忆体阵列之半导体记忆装置,其中该增压传输电路包括一增压传输电晶体,且该增压传输电晶体系架构来在启动该半导体记忆装置之后,选择性地将该增压产生电路所提供的该增压,传导至该内部供应电压产生电路的该传输控制节点,达到一预定时间长度。图式简单说明:图1系绘示一个习知的内部供应电压产生电路的电路图。图2系绘示一个习知的增压产生电路的电路图。图3系绘示一个比较图,用来说明具有图1所示的电路所提供的增压的内部供应电压与相关半导体记忆装置的启动时间的相互关系。图4系绘示一个电路图,用来说明在习知的半导体记忆装置中的位元线感测放大器区与次字元线驱动器区。图5系绘示一个根据本发明一实施例的内部供应电压产生电路的电路图。图6系绘示一个比较图,用来说明具有图5所示的电路所提供的增压的内部供应电压与根据本发明部分实施例的相关半导体记忆装置启动之后的经过时间的相互关系。图7系绘示一个根据本发明另一实施例的内部供应电压产生电路的电路图。图8系绘示一个根据本发明一第一实施例的半导体记忆装置的电路及截面图。图9系绘示一个根据本发明一第二实施例的半导体记忆装置的电路及截面图。图10系绘示一个根据本发明一第三实施例的半导体记忆装置的电路及截面图。图11系绘示一个根据本发明一第四实施例的半导体记忆装置的电路及截面图。 |
