| 主权项 |
1.一种使用RS232介面完成系统中烧录(ISP)之装置,其 包括: 一RS232串列传输介面单元,其用以电性连接于一主 机; 一ISP控制单元,其透过该RS232串列传输介面单元,用 以电性连接于该主机,以接收从该主机发出之指令 ; 一微控制单元,其透过该RS232串列传输介面单元,用 以电性连接于该主机,以接收从该主机发出之指令 ;以及 一记忆体控制介面单元,其一端分别电性连接于该 ISP控制单元及该微控制单元,其另一端电性连接于 一外接记忆体晶片,以串列方式存取该外接记忆体 晶片之记忆区,或更新该记忆区之内部控制程式; 其中,当该指令透过该RS232串列传输介面单元传输 至该ISP控制单元时,该ISP控制单元系将该指令中新 的资料绕录至该外接记忆体晶片,以作为该外接记 忆体晶片之更新资料。 2.如申请专利范围第1项所述之使用RS232介面完成 系统中烧录(ISP)之装置,其中该外接记忆体晶片系 为一快闪记忆体(flash memory)。 3.如申请专利范围第1项所述之使用RS232介面完成 系统中烧录(ISP)之装置,其中该外接记忆体晶片系 为一内嵌控制器之韧体(EC Firmware)。 4.如申请专利范围第1项所述之使用RS232介面完成 系统中烧录(ISP)之装置,其中该外接记忆体晶片系 为一系统基本输入输出系统(System BIOS)。 5.如申请专利范围第1项所述之使用RS232介面完成 系统中烧录(ISP)之装置,其中该ISP控制单元系为一 ISP控制器(ISP controller)。 6.如申请专利范围第1项所述之使用RS232介面完成 系统中烧录(ISP)之装置,其中该微控制单元系为一 微控制器(MCU)。 7.如申请专利范围第1项所述之使用RS232介面完成 系统中烧录(ISP)之装置,其中该微控制单元系为一 微处理器(MPU)。 8.如申请专利范围第1项所述之使用RS232介面完成 系统中烧录(ISP)之装置,其中该记忆体控制介面单 元系为一串列周边介面(SPI)。 9.一种使用RS232介面完成系统中烧录(ISP)之方法,其 步骤包括: 透过一主机输出一指令; 透过一RS232串列传输介面单元,传输从该主机输出 之指令至一ISP控制单元及╱或一微控制单元; 透过一记忆体控制介面单元,使该ISP控制单元及╱ 或该微控制单元以串列方式存取一外接记忆体晶 片之记忆区;以及透过该记忆体控制介面单元,使 该ISP控制单元以串列方式更新该外接记忆体晶片 之记忆区。 10.如申请专利范围第9项所述之使用RS232介面完成 系统中烧录(ISP)之方法,其中该外接记忆体晶片系 为一快闪记忆体(flash memory)。 11.如申请专利范围第9项所述之使用RS232介面完成 系统中烧录(ISP)之方法,其中该外接记忆体晶片系 为一内嵌控制器之韧体(EC Firmware)。 12.如申请专利范围第9项所述之使用RS232介面完成 系统中烧录(ISP)之方法,其中该外接记忆体晶片系 为一系统基本输入输出系统(System BIOS)。 13.如申请专利范围第9项所述之使用RS232介面完成 系统中烧录(ISP)之方法,其中该ISP控制单元系为一 ISP控制器(ISP controller)。 14.如申请专利范围第9项所述之使用RS232介面完成 系统中烧录(ISP)之方法,其中该微控制单元系为一 微控制器(MCU)。 15.如申请专利范围第9项所述之使用RS232介面完成 系统中烧录(ISP)之方法,其中该微控制单元系为一 微处理器(MPU)。 16.如申请专利范围第9项所述之使用RS232介面完成 系统中烧录(ISP)之方法,其中该记忆体控制介面单 元系为一串列周边介面(SPI)。 17.如申请专利范围第9项所述之使用RS232介面完成 系统中烧录(ISP)之方法,其中从该主机输出之指令 系可同时传输至该ISP控制单元及该微控制单元。 18.如申请专利范围第9项所述之使用RS232介面完成 系统中烧录(ISP)之方法,其中该ISP控制单元及该微 控制单元系可同时存取该外接记忆体晶片之记忆 区。 19.如申请专利范围第9项所述之使用RS232介面完成 系统中烧录(ISP)之方法,其中该更新外接记忆体晶 片之记忆区之步骤中,更进一步包括更新该记忆区 之控制程式。 20.一种使用RS232介面完成系统中烧录(ISP)之方法, 其步骤包括: 透过一主机输出一指令; 透过一RS232串列传输介面单元,传输从该主机输出 之指令至一ISP控制单元;以及 透过该记忆体控制介面单元,使该ISP控制单元将该 指令中新的资料烧录至一外接记忆体晶片,以作为 该外接记忆体晶片之更新资料。 21.如申请专利范围第20项所述之使用RS232介面完成 系统中烧录(ISP)之方法,其中该外接记忆体晶片系 为一快闪记忆体(flash memory)。 22.如申请专利范围第20项所述之使用RS232介面完成 系统中烧录(ISP)之方法,其中该外接记忆体晶片系 为一内嵌控制器之韧体(EC Firmware)。 23.如申请专利范围第20项所述之使用RS232介面完成 系统中烧录(ISP)之方法,其中该外接记忆体晶片系 为一系统基本输入输出系统(System BIOS)。 24.如申请专利范围第20项所述之使用RS232介面完成 系统中烧录(ISP)之方法,其中该ISP控制单元系为一 ISP控制器(ISP controller)。 25.如申请专利范围第20项所述之使用RS232介面完成 系统中烧录(ISP)之方法,其中该记忆体控制介面单 元系为一串列周边介面(SPI)。 26.如申请专利范围第20项所述之使用RS232介面完成 系统中烧录(ISP)之方法,其中该更新资料系包括控 制程式。 图式简单说明: 第一图系为本发明使用RS232介面完成系统中烧录( ISP)之装置之电路方块图; 第二图系为本发明使用RS232介面完成系统中烧录( ISP)之方法的第一实施例之流程图;以及 第三图系为本发明使用RS232介面完成系统中烧录( ISP)之方法的第二实施例之流程图。 |
