| 发明名称 | 半导体内连线结构与NOR型快闪记忆体及其制造方法 | ||
| 摘要 | 本发明是有关于一种半导体内连线结构与NOR型快闪记忆体及其制造方法。该半导体内连线结构，包括一基底、一层绝缘层及一层导体层。其中，在此基底中已形成有一沟渠，而绝缘层配置于沟渠内。再者，导体层配置于绝缘层内而不与沟渠表面接触，且被绝缘层所包覆。藉此，可有效缩小半导体元件的尺寸。 | ||
| 申请公布号 | CN1841723A | 申请公布日期 | 2006.10.04 |
| 申请号 | CN200510059866.0 | 申请日期 | 2005.03.31 |
| 申请人 | 旺宏电子股份有限公司 | 发明人 | 何之浩;吴俊沛 |
| 分类号 | H01L23/52(2006.01);H01L23/532(2006.01);H01L21/768(2006.01);H01L27/10(2006.01) | 主分类号 | H01L23/52(2006.01) |
| 代理机构 | 北京中原华和知识产权代理有限责任公司 | 代理人 | 寿宁;张华辉 |
| 主权项 | 1、一种半导体内连线结构，其特征在于其包括：一基底，该基底中已形成有一沟渠；一绝缘层，配置于该沟渠内；以及一导体层，配置于该绝缘层内而不与该沟渠表面接触，且被该绝缘层所包覆。 | ||
| 地址 | 中国台湾 | ||