发明名称 半导体器件及其制造方法
摘要 本发明公开了一种半导体器件及其制造方法,其以制作的第二栅极绝缘膜的端部交叠在制作的第一栅极绝缘膜的端部上的方式进行图案化。然后,在第一和第二栅极绝缘膜彼此部分交叠的状态下,进行表面复原处理。
申请公布号 CN1841704A 申请公布日期 2006.10.04
申请号 CN200510091426.3 申请日期 2005.08.11
申请人 富士通株式会社 发明人 池田和人
分类号 H01L21/822(2006.01);H01L21/336(2006.01) 主分类号 H01L21/822(2006.01)
代理机构 隆天国际知识产权代理有限公司 代理人 王玉双;潘培坤
主权项 1、一种半导体器件制造方法,包括如下步骤:对半导体衬底的表面进行元件隔离,以划分第一有源区和第二有源区;在该第一有源区和该第二有源区上形成第一栅极绝缘膜;制作该第一栅极绝缘膜,并且以下述方式留下该第一栅极绝缘膜,即制作的该第一栅极绝缘膜的端部位于除该第一有源区中的第一栅电极形成区和该第二有源区中的第二栅电极形成区之外的任何部分上;在该第一有源区和该第二有源区上,包括在该第一栅极绝缘膜上,形成第二栅极绝缘膜;制作该第二栅极绝缘膜,并且以下述方式留下该第二栅极绝缘膜,即制作的该第二栅极绝缘膜的端部交叠在制作的该第一栅极绝缘膜的端部上;对该第一栅极绝缘膜的表面和该第二栅极绝缘膜的表面同时进行表面复原处理;以及分别在该第一栅电极形成区上图案化形成第一栅电极且该第一栅极绝缘膜位于该第一栅电极形成区和该第一栅电极之间,并且在该第二栅电极形成区上形成第二栅电极且该第二栅极绝缘膜位于该第二栅电极形成区和该第二栅电极之间。
地址 日本神奈川县