无接触区形成于存储单元区的分栅快闪存储单元阵列结构

摘要

一种无接触区形成于存储单元区的分栅快闪存储单元阵列结构，形成于半导体基板之上，其至少包含：多个隔离区块，以阵列排列方式形成于该半导体基板上；多个快闪存储单元，每一该快闪存储单元包含浮置栅极，以阵列排列方式形成于该半导体基板上，且位于该多个隔离区块以外的有源区上，而构成多列快闪存储单元，每列快闪存储单元共用一控制栅极线；多个纵行扩散区形成于该隔离区块纵行之间的半导体基板内，且与上述每列快闪存储单元的控制栅极线相会；因此，经由指定列的控制栅极及指定行扩散区可分别指定一存储单元，以进行对该被指定的存储单元编程，或读取资料；上述存储单元的接触形成于存储单元区以外的半导体基板内。

主权项

1.一种无接触区形成于存储单元区的分栅快闪存储单元阵列结构，形成于半导体基板之上，其特征是，该结构至少包含：多列快闪存储单元，每列快闪存储单元有多个快闪存储单元，每一列快闪存储单元共用一控制栅极线并以多个隔离区块分隔该每列快闪存储单元的每一快闪存储单元；多个纵行扩散区形成于该隔离区块之间的半导体基板内，且每一纵行扩散区与上述每一列快闪存储单元的控制栅极线相会于单一快闪存储单元；及因此，经由指定列的控制栅极及指定行扩散区可分别指定一存储单元，以进行对该被指定的存储单元编程，或读取资料。