| 摘要 |
本发明系关于一种闸驱动电路，其包括一第一移位暂存器及一第二移位暂存器。该第一移位暂存器将第(4n–3)及第(4n–2)闸讯号分别施加至第(4n–3)及第(4n–2)闸极线，以响应一第一时脉讯号、相对于该第一时脉讯号具有1H时间之一延迟相的一第二时脉讯号以及具有与该第一时脉讯号相反之相位的一第三时脉讯号。该第二移位暂存器将第(4n–1)及第4n闸讯号分别施加至第(4n–1)及第4n闸极线，以响应该第一时脉讯号、该第三时脉讯号以及具有与该第二时脉讯号相反之相位的一第四时脉讯号。因此，可减少在该等第一及第二移位暂存器中电晶体之数量。 |
