| 主权项 |
1.一种像素,包含:一光敏感元件,形成于一半导体基板之中;一n型浮置节点,形成于该半导体基板之中;一n通道传递电晶体,具有一传递闸位于该浮置节点以及该光敏感元件之间;以及一侧面掺杂梯度,由一铟掺杂物形成于该半导体基板之中,该侧面掺杂梯度在该光敏感元件上具有较位于该传递闸下之部份为高之掺杂物浓度。2.如申请专利范围第1项之像素,其中该光敏感元件系为一光电二极体、部分固定式光电二极体、固定式光电二极体、光闸或光电容。3.如申请专利范围第1项之像素,其中该侧面掺杂梯度系掺杂至范围为51011离子/平方公分至81012离子/平方公分间之剂量。4.如申请专利范围第1项之像素,其中该侧面掺杂梯度系掺杂至范围为140至180之间之厚度。5.如申请专利范围第1项之像素,更包含一放大电晶体由该浮置节点所控制。6.如申请专利范围第1项之像素,其中该像素系为四电晶体、五电晶体、六电晶体或七电晶体之构造。7.如申请专利范围第1项之像素,其中该侧面掺杂梯度系利用20keV至200keV间之一布植能量。8.如申请专利范围第1项之像素,其中该侧面掺杂梯度延展该传递闸下之部分以及该浮置节点中之部分。9.一种形成于一半导体基板之结构,包含:一光敏感元件,形成于一半导体基板之中;一n通道传递电晶体,具有一传递闸邻近该光敏感元件,该传递电晶体用以选择性由该光敏感元件读取一影像讯号;以及一侧面掺杂梯度,由一铟掺杂物形成于该半导体基板之中,该侧面掺杂梯度在该光敏感元件上具有较位于该传递闸下之部份为高之掺杂物浓度。10.如申请专利范围第9项之形成于一半导体基板之结构,其中该光敏感元件系为一光电二极体、部分固定式光电二极体、固定式光电二极体、光闸或光电容。11.如申请专利范围第9项之形成于一半导体基板之结构,其中该侧面掺杂梯度系掺杂至范围为51011离子/平方公分至81012离子/平方公分间之剂量。12.如申请专利范围第9项之形成于一半导体基板之结构,其中该侧面掺杂梯度系掺杂至范围为140至180之间之厚度。13.如申请专利范围第9项之形成于一半导体基板之结构,其中该像素系为四电晶体、五电晶体、六电晶体或七电晶体之构造。14.如申请专利范围第9项之形成于一半导体基板之结构,其中该侧面掺杂梯度系利用20keV至200keV间之一布植能量。15.一种用以形成一半导体基板主动区域像素之方法,包含:形成一铟离子掺杂于该半导体基板主动区域中,该铟离子掺杂在部分该主动区域中被遮罩;形成一光敏感元件于该半导体基板中;形成一浮置节点于该半导体基板中,部份该浮置节点至少与由该铟离子掺杂遮罩之该部分主动区域部分重叠;以及形成一传递电晶体具有一传递闸位于该光敏感元件与该浮置节点之间,该传递闸至少与由该铟离子掺杂遮罩之该部分主动区域部分重叠。16.如申请专利范围第15项之用以形成一半导体基板主动区域像素之方法,其中该光敏感元件系为一光电二极体、部分固定式光电二极体、固定式光电二极体、光闸或光电容。17.如申请专利范围第15项之用以形成一半导体基板主动区域像素之方法,更包含形成一放大电晶体由该浮置节点所控制。18.如申请专利范围第15项之用以形成一半导体基板主动区域像素之方法,其中在该传递闸形成后,再实施该铟离子掺杂。19.如申请专利范围第15项之用以形成一半导体基板主动区域像素之方法,其中在形成一牺牲氧化层后,再实施该铟离子掺杂。20.一种用以形成一半导体基板主动区域像素之方法,包含:形成由一铟离子掺杂之一侧面掺杂梯度于该半导体基板之该主动区域中,该侧面掺杂植梯度于该主动区域之一第一部份具有较该主动区域之一第二部份为高之掺杂物浓度;形成一光敏感元件于该半导体基板以及该主动区域之该第一部份之中;形成一浮置节点于该半导体基板中,该浮置节点之部份至少与该主动区域之该第二部分重叠;以及形成一传递电晶体具有一传递闸位于该光敏感元件与该浮置节点之间,该传递闸至少与该主动区域之该第二部分重叠。21.如申请专利范围第20项之用以形成一半导体基板主动区域像素之方法,其中该光敏感元件系为一光电二极体、部分固定式光电二极体、固定式光电二极体、光闸或光电容。22.如申请专利范围第20项之用以形成一半导体基板主动区域像素之方法,更包含形成一放大电晶体由该浮置节点所控制。23.如申请专利范围第20项之用以形成一半导体基板主动区域像素之方法,其中在形成该传递闸后,再实施该铟离子掺杂。24.如申请专利范围第20项之用以形成一半导体基板主动区域像素之方法,其中在形成一牺牲氧化层后,再实施该铟离子掺杂。图式简单说明:第一图系为根据习知技术之四电晶体像素之横切面示意图。第二至四图系为根据本发明之形成传递闸方法之横切面示意图。第五与六图系为根据习知技术与本发明之掺杂轮廓以及计算比较形成于其上的像素之电位之流程图。第七与八图系为根据本发明另一实施例之半导体基板之横切面示意图。 |
