| 主权项 |
1.一种一半导体记忆体装置之振荡器,其包含:一第一电压产生器,其根据一第一RC延迟値来产生一第一电压;一第二电压产生器,其根据一第二RC延迟値来产生一第二电压;一参考电压产生器,其用于产生一能对应于一电源电压中之偏移而灵活偏移的参考电压;一第一比较器,其用于比较该第一电压与该参考电压;一第二比较器,其用于比较该第二电压与该参考电压;及逻辑组合单元,其用于锁存该第一比较器及该第二比较器之输出讯号,以产生一参考时脉。2.如请求项1之振荡器,其中该参考电压产生器根据一启用条状讯号而被启用。3.如请求项1之振荡器,其中该参考电压产生器藉由划分该电源电压而产生该参考电压。4.如请求项1之振荡器,其中该参考电压产生器包含:一PMOS电晶体,其根据一启用条状讯号而运作;及第一及第二电阻器,其用于划分藉由该PMOS电晶体而转移之该电源电压,以产生该参考电压。5.如请求项1之振荡器,其中该第一电压产生器包含:一反转器,其用于将该逻辑组合单元之一第一输出端子之一输出讯号反转;一电阻器,其被连接于该反转器之一PMOS电晶体与一用于输出该第一电压的输出端子之间;及一电容器,其被连接至该输出端子及一接地电压源。6.如请求项1之振荡器,其中该第二电压产生器包含:一反转器,其用于将该逻辑组合单元之一第二输出端子之一输出讯号反转;一电阻器,其被连接于该反转器之一PMOS电晶体与一用于输出该第二电压的输出端子之间;及一电容器,其被连接至该输出端子及一接地电压源。7.如请求项1之振荡器,其中该第一比较器及该第二比较器根据一启用条状讯号而被启用8.如请求项1之振荡器,其中该等逻辑组合单元中之每一者均包含一SR锁存器。9.一种振荡器,其包含:一第一电压产生器,其根据一第一RC延迟値来产生一第一电压;一第二电压产生器,其根据一第二RC延迟値来产生一第二电压;一参考电压产生器,其用于产生一能对应于一电源电压中之偏移而灵活偏移的参考电压;一第一比较器,其用于比较该第一电压与该参考电压;一第二比较器,其用于比较该第二电压与该参考电压;及逻辑组合单元,其用于锁存该第一比较器及该第二比较器之输出讯号,以产生一参考时脉。10.如请求项9之振荡器,其中该参考电压产生器根据一启用条状讯号而被启用。11.如请求项9之振荡器,其中该参考电压产生器藉由划分该电源电压而产生该参考电压。12.如请求项9之振荡器,其中该参考电压产生器包含:一PMOS电晶体,其根据一启用条状讯号而运作;及第一及第二电阻器,其用于划分藉由该PMOS电晶体而转移之该电源电压以产生该参考电压。13.如请求项9之振荡器,其中该第一电压产生器包含:一反转器,其用于将该逻辑组合单元之一第一输出端子之一输出讯号反转;一电阻器,其被连接于该反转器之一PMOS电晶体与一用于输出该第一电压的输出端子之间;及一电容器,其被连接至该输出端子及一接地电压源。14.如请求项9之振荡器,其中该第二电压产生器包含:一反转器,其用于将该逻辑组合单元之一第二输出端子之一输出讯号反转;一电阻器,其被连接于该反转器之一PMOS电晶体与一用于输出该第二电压的输出端子之间;及一电容器,其被连接至该输出端子及一接地电压源。15.如请求项9之振荡器,其中该第一比较器及该第二比较器根据一启用条状讯号而被启用。16.如请求项9之振荡器,其中该等逻辑组合单元中之每一者均包含一SR锁存器。17.一种半导体,其包含:一振荡器,该振荡器包含:一第一电压产生器,其根据一第一RC延迟値来产生一第一电压;一第二电压产生器,其根据一第二RC延迟値来产生一第二电压;一参考电压产生器,其用于产生一能对应于一电源电压中之偏移而灵活偏移的参考电压;一第一比较器,其用于比较该第一电压与该参考电压;一第二比较器,其用于比较该第二电压与该参考电压;及逻辑组合单元,其用于锁存该第一比较器及该第二比较器之输出讯号以产生一参考时脉。18.如请求项17之半导体,其中该参考电压产生器根据一启用条状讯号而被启用。19.如请求项17之半导体,其中该参考电压产生器藉由划分该电源电压而产生该参考电压。20.如请求项17之半导体,其中该参考电压产生器包含:一PMOS电晶体,其根据一启用条状讯号而运作;及第一及第二电阻器,其用于划分藉由该PMOS电晶体而转移之该电源电压以产生该参考电压。21.如请求项17之半导体,其中该第一电压产生器包含:一反转器,其用于将该逻辑组合单元之一第一输出端子之一输出讯号反转;一电阻器,其被连接于该反转器之一PMOS电晶体与一用于输出该第一电压的输出端子之间;及一电容器,其被连接至该输出端子及一接地电压源。22.如请求项17之半导体,其中该第二电压产生器包含:一反转器,其用于将该逻辑组合单元之一第二输出端子之一输出讯号反转;一电阻器,其被连接于该反转器之一PMOS电晶体与一用于输出该第二电压的输出端子之间;及一电容器,其被连接至该输出端子及一接地电压源。23.如请求项17之半导体,其中该第一比较器及该第二比较器根据一启用条状讯号而被启用。24.如请求项17之半导体,其中该等逻辑组合单元中之每一者均包含一SR锁存器。图式简单说明:图1为一展示根据本发明之一实施例之半导体装置之振荡器的电路图;及图2展示了图1所示之振荡器的可操作波形。 |
