| 主权项 |
1.一种导线架,其结构系包括:一金属板,其上形成有贯穿之图案化通槽与未贯穿之凹槽设计;及一填充材料,填充于该金属板之图案化通槽或凹槽中,用以连结、支撑将该金属板隔绝为复数导电区域。2.如申请专利范围第1项所述之导线架,其中该填充材料系为一绝缘材料,其系将该金属板隔绝为复数导电区域。3.如申请专利范围第1项所述之导线架,其中该填充材料系为一导电性材料,其系填充于该金属板特定之图案化通槽及凹槽中,用以将该区域形成特殊电性区域。4.如申请专利范围第2项所述之导线架,其中在该金属板之复数导电区域表面更经过一表面处理,以形成一导电层。5.如申请专利范围第4项所述之导线架,其中该导电层系选自无电镀锡、电镀锡、电镀锡铅、喷锡铅、无电镀银、电镀银、电镀镍金、无电镀镍钯金及无电镀镍浸金等之金属表面处理。6.如申请专利范围第1项所述之导线架,其中该凹槽或通槽的形成方法系可选自数次湿式蚀刻、乾式蚀刻、铸造或经过深控成型方式。7.如申请专利范围第1项所述之导线架,其中该凹槽或通槽系经过数次之选择性蚀刻方式所制作完成者。8.如申请专利范围第1项所述之导线架,其中该凹槽或通槽系经过数次之深控成型方式所制作完成者。9.如申请专利范围第1项所述之导线架,其中该凹槽或通槽系经过铸造方式所制作完成者。10.如申请专利范围第1项所述之导线架,其中在该金属板上之晶片安装预定位置更可设有一或复数个容置槽,以供安装一或复数个晶片。11.如申请专利范围第1项所述之导线架,其中在该金属板表面或位于该填充材料上方更可选择形成或不形成一防焊罩幕层。12.如申请专利范围第1项所述之导线架,其中该填充材料系为树脂、银胶、铝胶、陶瓷材料、铜胶、碳墨等种种阻隔或改变电性的材料。13.如申请专利范围第1项所述之导线架,其中在该金属板之下表面更形成复数个金属球(metal bump),以供半导体元件对外连接用。14.一种导线架之制造方法,其包括下列步骤:提供一金属板;对该金属板进行加工,以形成数个通槽与下/上凹槽;选择性的于该些通槽与下/上凹槽内填塞填充物;于该金属板上、下表面上形成数个导电层;以及对该金属板进行加工,以在该金属上表面形成数个上/下凹槽,并选择性的于该些上/下凹槽内填塞填充物。15.如申请专利范围第14项所述之导线架制造方法,其中加工方法系可选自数次湿式蚀刻、乾式蚀刻、铸造或经过深控成型方式。16.如申请专利范围第14项所述之导线架制造方法,其中该下/上凹槽或通槽系经过数次之选择性蚀刻方式所制作完成者。17.如申请专利范围第14项所述之导线架制造方法,其中该下/上凹槽或通槽系经过数次之深控成型方式所制作完成者。18.如申请专利范围第14项所述之导线架制造方法,其中该下/上凹槽或通槽系经过铸造方式所制作完成者。19.如申请专利范围第14项所述之导线架制造方法,其中该导电层系选自无电镀锡、电镀锡、电镀锡铅、喷锡铅、无电镀银、电镀银、电镀镍金、无电镀镍钯金及无电镀镍浸金等各种供半导体与导线架作电性连接用之金属表面处理。20.如申请专利范围第14项所述之导线架制造方法,其中该填充材料系为树脂、银胶、铝胶、陶瓷材料、铜胶、碳墨等种种阻隔或改变电性的材料。21.一种导线架的制造方法,其包括下列步骤:提供一金属板对该金属板进行加工,以形成数个通槽与下/上凹槽;于该些通槽与下/上凹槽内选择性的填塞填充物;对该金属板进行加工,以在该金属上表面形成数个上/卞凹槽,并于该些上/下凹槽内选择性的填塞填充物;以及于该金属板上/下表面形成数个导电层。22.如申请专利范围第21项所述之导线架制造方法,其中该加工方法系可选自湿/乾式蚀刻、铸造或深控成型。23.如申请专利范围第21项所述之导线架制造方法,其中该下/上凹槽或通槽系经过数次之选择性蚀刻方式所制作完成者。24.如申请专利范围第21项所述之导线架制造方法,其中该下/上凹槽或通槽系经过数次之深控成型方式所制作完成者。25.如申请专利范围第21项所述之导线架制造方法,其中该下/上凹槽或通槽系经过铸造方式所制作完成者。26.如申请专利范围第21项所述之导线架制造方法,其中该导电层系选自无电镀锡、电镀锡、电镀锡铅、喷锡铅、无电镀银、电镀银、电镀镍金、无电镀镍钯金及无电镀镍浸金等各种供半导体与导线架作电性连接用之金属表面处理。27.如申请专利范围第21项所述之导线架制造方法,其中该填充材料系为树脂、银胶、铝胶、陶瓷材料、铜胶、碳墨等种种阻隔或改变电性的材料。28.一种半导体封装元件,包括:一金属板,其上系形成有一贯穿之图案化通槽及上、下凹槽设计;一填充物,其系填充于该金属板之图案化通槽或上、下凹槽中,用以将该金属板隔绝为一或复数晶片预定区域与复数导电区域;及一或复数晶片,安装于该金属板上之晶片预定区域,并与该等导电区域形成电性连接。29.如申请专利范围第28项所述之半导体封装元件,其中在该金属板之复数导电区域表面更经过一表面处理,以形成一导电层。30.如申请专利范围第28项所述之半专体封装元件,其中该导电层系选自无电镀锡、电镀锡、电镀锡铅、喷锡铅、无电镀银、电镀银、电镀镍金、无电镀镍钯金及无电镀镍浸金等各种供半导体与半导体封装元件作电性连接用之金属表面处理。31.如申请专利范围第28项所述之半导体封装元件,其中更包括一封装胶体包覆该晶片。32.如申请专利范围第28项所述之半导体封装元件,其中该凹槽或通槽系经过数次之选择性蚀刻方式所制作完成者。33.如申请专利范围第28项所述之半导体封装元件,其中该凹槽或通槽系经过数次之深控成型方式所制作完成者。34.如申请专利范围第28项所述之半导体封装元件,其中该凹槽或通槽系经过铸造方式所制作完成者。35.如申请专利范围第28项所述之半导体封装元件,其中该导电层系选自无电镀锡、电镀锡、电镀锡铅、喷锡铅、无电镀银、电镀银、电镀镍金、无电镀镍钯金及无电镀镍浸金等各种供半导体与导线架作电性连接用之金属表面处理。36.如申请专利范围第28项所述之半导体封装元件,其中该填充材料系为树脂、银胶、铝胶、陶瓷材料、铜胶、碳墨等种种阻隔或改变电性的材料。37.如申请专利范围第28项所述之半导体封装元件,其中在该金属板上之晶片预定区域更设有一或复数个容置槽,以供容置安装一或复数个晶片。38.如申请专利范围第28项所述之半导体封装元件,其中在该金属板之下表面更形成一或复数个金属球,以供半导体元件对外连接用。图式简单说明:第一(a)图至第一(j2)图系为本发明之一实施态样各步骤构造剖视图。第二(a)图至第二(c2)图系为本发明之另一实施态样各步骤构造剖视图。第三图系第一(b)图之金属板上表面的图案化抗蚀层图案示意图。第四图系第一(b)图之金属板下表面的图案化抗蚀层图案示意图。第五(a)图至第五(f4)图系为本发明之另一实施例各步骤构造剖视图。第六图系为本发明将容置槽之形成步骤结合于上凹槽蚀刻步骤的示意图。第七(a)图与第七(b)图系形成复数个金属球,以作为对外连接之介面的实施例示意图。 |
