| 摘要 |
本发明之课题提供一种逻辑积体电路，其装载有并行内装记忆体电路之测试，产生用以救援缺陷位元之资讯而输出到外部，或是可在晶片内部进行RAM之救援的测试电路。本发明之解决手段一种逻辑积体电路，系具有：具有期望逻辑机能之逻辑电路，和可读写之记忆体电路(101等)，和检查该记忆体电路内是否有缺陷位元之测试电路(110、120)，并设置有在上述逻辑电路与记忆体电路之间闩锁讯号，同时可构成位移暂存器之复数正反器电路所构成的边界闩锁电路(131等)；其中，具备将测试电路在执行检查时之检查结果收容于上述边界闩锁电路，并依据该检查结果，产生用以救援上述记忆体电路之缺陷之缺陷救援资讯的，缺陷救援资讯产生电路(150)。 |
