发明名称 |
半导体装置的制造方法 |
摘要 |
一种半导体装置的制造方法,在同一半导体衬底上具有电容和MOS晶体管的半导体装置中,防止电容的绝缘破坏。在P型半导体衬底(1)的整个面上形成作为高耐压MOS晶体管的栅极绝缘膜的SiO<SUB>2</SUB>膜(11)。在覆盖高耐压MOS晶体管形成区域R1及与电容形成区域R4邻接的槽绝缘膜(7a、7b)边缘的SiO<SUB>2</SUB>膜(11a)的一部分上选择地形成光致抗蚀层(12),并以该光致抗蚀层(12)为掩模,蚀刻除去SiO<SUB>2</SUB>膜(11)。在进行该蚀刻时,由于以光致抗蚀层(12)为掩模,故与电容邻接的槽绝缘膜(7a、7b)的边缘不会过度损伤。将该蚀刻时残留的SiO<SUB>2</SUB>膜(11a)和之后形成的SiO<SUB>2</SUB>膜作为电容绝缘膜。 |
申请公布号 |
CN1825566A |
申请公布日期 |
2006.08.30 |
申请号 |
CN200610004866.5 |
申请日期 |
2006.01.10 |
申请人 |
三洋电机株式会社 |
发明人 |
藤岛达也;福田干夫;塚田雄二;绪方敬士;饭田伊豆雄 |
分类号 |
H01L21/8234(2006.01) |
主分类号 |
H01L21/8234(2006.01) |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
李贵亮;杨梧 |
主权项 |
1、一种半导体装置的制造方法,该半导体装置在半导体衬底表面,在同一半导体衬底上具有电容和至少一个MOS晶体管,其特征在于,该制造方法具有:与所述半导体衬底的电容形成区域及MOS晶体管形成区域邻接,形成元件分离绝缘膜的工序;向所述电容形成区域注入杂质离子,形成下部电极层的工序;在所述半导体衬底上的整个面上形成第一绝缘膜的工序;在覆盖与所述电容形成区域邻接的所述元件分离绝缘膜边缘的所述第一绝缘膜的一部分上、及所述MOS晶体管形成区域的所述第一绝缘膜上形成光致抗蚀层的工序;以所述光致抗蚀层为掩模,蚀刻所述第一绝缘膜的工序;至少在所述电容形成区域形成第二绝缘膜,并将所述第一绝缘膜和所述第二绝缘膜作为电容绝缘膜的工序;在形成于所述MOS晶体管形成区域的所述第一绝缘膜上形成栅极电极,在所述电容绝缘膜上形成上部电极层的工序。 |
地址 |
日本大阪府 |