| 主权项 |
1.一种多重字元资讯之解码方法,包含以下步骤:提供一包括高保护性码字元及低保护性码字元之多重字元资讯丛集;将该低保护性码字元分隔为复数个区段;侦测该低保护性码字元之任一错误标记以产生区段抹除指标;储存该区段抹除指标于一第一记忆体;储存由该第一记忆体读出之区段抹除指标于一第二记忆体;基于该区段抹除指标产生低保护码字元之抹除位元;以及利用该抹除位元对该低保护性码字元进行解码。2.根据请求项1之多重字元资讯之解码方法,其中该多重字元资讯丛集为一错误修正码(ECC)丛集,且该高及低保护性码字元分别为丛发指标子码(BIS)及长距离码(LDC)。3.根据请求项1之多重字元资讯之解码方法,其中该低保护性码字元系储存于该第一记忆体。4.根据请求项1之多重字元资讯之解码方法,其中该低保护性码字元系储存于一第三记忆体。5.根据请求项1之多重字元资讯之解码方法,其中该错误标记系该低保护性码字元解调变时之错误。6.根据请求项1之多重字元资讯之解码方法,其中该错误标记系该低保护性码字元之资料损失。7.根据请求项1之多重字元资讯之解码方法,其中当该错误标记之数目超过一阈値,系产生该区段抹除指标。8.根据请求项1之多重字元资讯之解码方法,其中该低保护性码字元系在储存于该第一记忆体前进行解交错。9.根据请求项1之多重字元资讯之解码方法,进一步包含以下步骤:解码该高保护性码字元以产生显示是否有解码错误之高保护性码字元抹除指标,其中该高保护性码字元抹除指标作为产生该抹除位元之依据。10.根据请求项2之多重字元资讯之解码方法,其中该BIS码包括位址栏位资讯。11.根据请求项10之多重字元资讯之解码方法,另包含下列步骤:解码该位址栏位资讯以产生显示是否有解码错误之位址栏位抹除指标,其中该位址栏位抹除指标作为产生该抹除位元之依据。12.根据请求项1之多重字元资讯之解码方法,其中该多重字元资讯丛集另包含同步码字元。13.根据请求项12之多重字元资讯之解码方法,另包含下列步骤:侦测该同步码字元之任一错误标记,以产生显示是否有错误标记发生之同步抹除指标,其中该同步抹除指标作为产生该抹除位元之依据。14.一种多重字元资讯之解码方法,包含以下步骤:提供一包括高保护性码字元及低保护性码字元之多重字元资讯丛集;将该低保护性码字元分隔为复数个区段;侦测该低保护性码字元之任一错误标记以产生区段抹除指标;以及利用该区段抹除指标对该低保护性码字元进行解码。15.根据请求项14之多重字元资讯之解码方法,其中该多重字元资讯丛集为一错误修正码(ECC)丛集,且该高及低保护性码字元分别为丛发指标子码(BIS)及长距离码(LDC)。16.根据请求项14之多重字元资讯之解码方法,进一步包含以下步骤:储存低保护性码字元和区段抹除指标于一记忆体。17.根据请求项14之多重字元资讯之解码方法,其中该错误标记系该低保护性码字元解调变时之错误。18.根据请求项14之多重字元资讯之解码方法,其中该错误标记系该低保护性码字元之资料损失。19.根据请求项14之多重字元资讯之解码方法,其中当该错误标记之数目超过一阈値,系产生该区段抹除指标。20.根据请求项14之多重字元资讯之解码方法,其中该低保护性码字元系在储存于该记忆体前进行解交错。21.一种多重字元资讯之解码方法,包含以下步骤:提供一包括同步码字元及低保护性码字元的多重字元资讯丛集;将该低保护性码字元分隔为复数个区段;侦测该低保护性码字元之任一错误标记以产生区段抹除指标;侦测该同步码字元之任一错误标记以产生同步抹除指标;储存该同步抹除指标和区段抹除指标于一第一记忆体;储存自该第一记忆体读出之该同步抹除指标和区段抹除指标于一第二记忆体;根据该该同步抹除指标或区段抹除指标产生该同步码字元或低保护码字元之抹除位元;以及利用该抹除位元对该低保护码字元进行解码。22.一种多重字元资讯之解码方法,包含以下步骤:提供一包括位址栏位资讯、使用者控制资料及低保护性码字元的多重字元资讯丛集;将该低保护性码字元分隔为复数个区段;侦测该位址栏位资讯或使用者控制资料之任一错误标记,以产生位址栏位资讯/使用者控制资料抹除指标;侦测该低保护码字元之任一错误标记,以产生区段抹除指标;储存该位址栏位资讯/使用者控制资料抹除指标或区段抹除指标于一第一记忆体;储存自该第一记忆体读出之该位址栏位资讯/使用者控制资料抹除指标或区段抹除指标于一第二记忆体;根据该位址栏位资讯/使用者控制资料抹除指标或区段抹除指标产生该位址栏位资讯/使用者控制资料或低保护码字元之抹除位元;以及利用该抹除位元对该低保护码字元进行解码。23.一种多重字元资讯之解码装置,该多重字元资讯包含高保护性码字元和低保护性码字元,且该低保护性码字元系分隔成复数个区段,该装置包含:一区段错误产生器,用以侦测该复数个区段中之任一错误标记且产生显示错误发生位置之区段抹除指标;一第一记忆体,电性耦合至该区段错误产生器,用于储存该区段抹除指标;一第二记忆体,电性耦合至该第一记忆体,用于储存自该第一记忆体读出之该区段抹除指标;一抹除产生器,电性耦合至该第二记忆体,用于根据该区段抹除指标为该低保护性码字元产生抹除位元;以及一解码器,电性耦合至该第一记忆体和该抹除产生器,以利用该抹除位元对该低保护性码字元进行解码。24.根据请求项23之多重字元资讯之解码装置,其中该低保护性码字元系储存于该第一记忆体。25.根据请求项23之多重字元资讯之解码装置,其中该低保护性码字元系储存于一第三记忆体。26.根据请求项23之多重字元资讯之解码装置,其中该解码器另可用以对该高保护性码字元进行解码以产生高保护性码字元抹除指标,且根据该高保护性码字元抹除指标以标记该抹除位元。27.根据请求项26之多重字元资讯之解码装置,另包含一映射电路,其电性耦合至该解码器及该第二记忆体,用于为该高保护性码字元抹除指标提供位置。28.根据请求项23之多重字元资讯之解码装置,另包含一解交错电路,其系电耦合接至该第一记忆体,以对该低保护性码字元解交错。29.根据请求项23之多重字元资讯之解码装置,其中该多重字元资讯另包含同步码字元。30.根据请求项29之多重字元资讯之解码装置,其中该区段错误产生器另用于侦测该同步码字元之任一错误标记,以产生同步抹除指标且藉此产生抹除位元。31.根据请求项23之多重字元资讯之解码装置,其中该高保护性码字元包含位址栏位资讯。32.根据请求项31之多重字元资讯之解码装置,另包含一位址栏位资讯/使用者控制资料映射电路,用以产生位址栏位资讯/使用者控制资料抹除指标,其系由位址栏位资讯之解码错误或位址错误,或使用者控制资料错误产生。33.根据请求项32之多重字元资讯之解码装置,另包含一位址栏位资讯解码器,其电性耦合至该位址栏位资讯/使用者控制资料映射电路,以对该位址栏位资讯进行解码。34.根据如请求项23之多重字元资讯之解码装置,其中该多重字元资讯为一错误修正码(ECC)丛集,且该高及低保护性码字元分别为丛发指标子码(BIS)及长距离码(LDC)。35.根据请求项23之多重字元资讯之解码装置,其中该第一记忆体为一动态随机存取记忆体(DRAM)。36.根据请求项23之多重字元资讯之解码装置,其中该第二记忆体为一静态随机存取记忆体(SRAM)。37.一种多重字元资讯之解码装置,该多重字元资讯包含高保护性码字元和低保护性码字元,且该低保护性码字元系分隔成复数个区段,该装置包含:一区段错误产生器,用以侦测该复数个区段中之错误且产生显示错误发生位置之区段抹除指标;一记忆体,电性耦合至该区段错误产生器,用于储存该低保护性码字元和该区段抹除指标;以及一解码器,电性耦合至该记忆体,以根据该区段抹除指标对该低保护性码字元进行解码。38.根据请求项37之多重字元资讯之解码装置,其中该多重字元资讯丛集为一错误修正码(ECC)丛集,且该高及低保护性码字元分别为丛发指标子码(BIS)及长距离码(LDC)。39.根据请求项37之多重字元资讯之解码装置,其中该记忆体为一动态随机存取记忆体(DRAM)。图式简单说明:图1显示一习知ECC丛集;图2(a)至2(d)显示本发明第一实施例之LDC丛集之解码装置;图3显示一ECC丛集以说明本发明之解码方法;图4(a)和4(b)显示标记区段抹除指标之一LDC丛集;图5(a)显示本发明第二实施例之LDC丛集之解码装置;图5(b)、5(c)和5(d)例示本发明储存于SRAM中之SYNC抹除指标和BIS抹除指标;图6(a)至6(c)显示包含位址栏位资讯及使用者控制资料之BIS资料;图7显示本发明第三实施例之LDC丛集之解码装置;图8(a)显示该LDC和SYNC/BIS码之相应状态;图8(b)显示解交错后第一和第二区块之LDC资料;图9显示本发明第四实施例之LDC丛集之解码装置;以及图10显示本发明第五实施例之LDC丛集之解码装置。 |
