| 摘要 |
<p>Ein Halbleiterspeichermodul (M) weist eine Modulplatine (MP) auf, auf der beidseitig Halbleiterspeicherbausteine (At, Ab, ..., Dt, Db, E) und auf einer Oberseite (O1) ein Steuerbaustein (SB) angeordnet sind. Der Steuerbaustein ist über einen Modulbus (MB) und Buszweige (BZ1, BZ3) mit den Halbleiterspeicherbausteinen verbunden. Bei dem Bus handelt es sich um einen Command-Adress-Bus in Fly-By-Topologie. Ein Halbleiterspeicherbaustein (E) ist über einen Buszweig (BZ2), der von einem Verzweigungspunkt (V2), an dem zwei symmetrisch angeordnete Halbleiterspeicherbausteine (Dt, Db) angeschlossen sind, mit dem Steuerbaustein (SB) verbunden. Ein zusätzlicher Widerstand (R¶BZ2¶) zwischen Leitungsabschnitten des Buszweiges (BZ2) reduziert Schwankungen von Adresssignalpegeln auf dem CA-Bus und erhöht somit die Signalintegrität.</p> |
