发明名称 半导体器件及制造方法、器件形成基片和布线连接测试法
摘要 本发明涉及半导体器件及制造方法、器件形成基片和布线连接测试法。半导体器件包括:基片;形成于基片上的半导体元件;和布线连接测试结构,该布线连接测试结构形成于基片上,并且包括电子束照射区域,电子束照射所述电子束照射区域以测试布线连接。布线连接测试结构包括形成于基片上的绝缘层;多个第一图形布线,所述多个第一图形布线平行地形成于所述绝缘层上,并且包括所述电子束照射区域;形成于第一图形布线之间的第二图形布线;第三图形布线,该第三图形布线形成于第二图形布线的下层并且被连接到第二图形布线;和第四图形布线,该第四图形布线形成于第三图形布线的上层,并且被连接到第三图形布线,并且具有电子束照射区域。
申请公布号 CN1818669A 申请公布日期 2006.08.16
申请号 CN200510072797.7 申请日期 2005.05.20
申请人 富士通株式会社 发明人 松宮康夫
分类号 G01R1/06(2006.01);G01R31/02(2006.01);H01L21/66(2006.01) 主分类号 G01R1/06(2006.01)
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 李春晖
主权项 1.一种半导体器件,包括:基片;形成于所述基片上的半导体元件;和布线连接测试结构,该布线连接测试结构形成于所述基片上,并且包括电子束照射区域,电子束照射所述电子束照射区域以测试布线连接;其中布线连接测试结构包括形成于所述基片上的绝缘层;多个第一图形布线,所述多个第一图形布线平行地形成于所述绝缘层上,并且包括所述电子束照射区域;形成于所述第一图形布线之间的第二图形布线;第三图形布线,该第三图形布线形成于所述第二图形布线的下层上并且被连接到所述第二图形布线;和第四图形布线,该第四图形布线形成于所述第三图形布线的上层上,并且被连接到所述第三图形布线,并且具有所述电子束照射区域。
地址 日本神奈川