| 发明名称 | 半导体器件 | ||
| 摘要 | 一种半导体器件，包括：在内部形成了铜布线(19)的低介电常数膜(5a～5c)；配置在低介电常数膜(5c)的上侧的氧化硅膜(6，7a)；配置在氧化硅膜(6，7a)的上侧的表面保护膜(43)；围绕电路形成区域的周围而形成的密封环(23)；平视时形成在密封环(23)的外侧的槽部(22)。槽部(22)形成为其底部位于比低介电常数膜(5c)更上侧的位置，其底部为比铜布线(19)的上端更低。 | ||
| 申请公布号 | CN1819157A | 申请公布日期 | 2006.08.16 |
| 申请号 | CN200510138044.1 | 申请日期 | 2005.11.15 |
| 申请人 | 株式会社瑞萨科技 | 发明人 | 古泽健志;松本雅弘;森本升;松浦正纯 |
| 分类号 | H01L23/00(2006.01);H01L23/58(2006.01);H01L23/522(2006.01) | 主分类号 | H01L23/00(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 浦柏明;刘宗杰 |
| 主权项 | 1、一种半导体器件，包括：基板；配置在基板上侧、内部形成第一铜布线且介电常数是3.3或以下的低介电常数膜；配置在上述低介电常数膜的上侧的层间绝缘膜；配置在上述层间绝缘膜的上侧的表面保护膜；围绕电路形成区域的周围而形成的密封环；平视时形成在上述密封环外侧上的凹部，上述层间绝缘膜中至少一层在内部包含第二铜布线，上述层间绝缘膜和上述表面保护膜中至少一层具有比上述低介电常数膜更大的杨氏模量，上述凹部包括槽部和切口部中至少一种，上述凹部形成为其底部位于比上述低介电常数膜更上侧的位置，上述凹部形成为其上述底部比位于最上侧的上述第二铜布线的上端更低。 | ||
| 地址 | 日本东京都 | ||