| 主权项 |
1.一种线路基板,具有相对应之一第一表面与一第 二表面,该第二表面划分为一外围区与一内部区, 该外围区系包围该内部区,该第一表面上配置有多 数个晶片接点,而该第二表面上配置有多数个接地 接点、多数个电源接点与多数个讯号接点,其中该 些讯号接点只配置在该内部区内,且该些接地接点 、该些电源接点与该些讯号接点电性连接至该些 晶片接点。 2.一种晶片封装结构,包括: 一线路基板,具有相对应之一第一表面与一第二表 面,该第二表面划分为一外围区与一内部区,该外 围区系包围该内部区,该第一表面上配置有多数个 晶片接点,而该第二表面上配置有多数个接地接点 、多数个电源接点与多数个讯号接点,其中该些讯 号接点只配置在该内部区内,且该些接地接点、该 些电源接点与该些讯号接点电性连接至该些晶片 接点;以及 一晶片,配置于该线路基板之该第一表面上,并与 至少部分该些晶片接点电性连接。 3.如申请专利范围第2项所述之晶片封装结构,更包 括多数条导线,电性连接于该晶片与至少部分该些 晶片接点之间。 4.如申请专利范围第3项所述之晶片封装结构,更包 括一封装胶体,覆盖该些导线、该晶片及其周围之 该线路基板。 5.如申请专利范围第2项所述之晶片封装结构,更包 括多数个凸块,电性连接于该晶片与至少部分该些 晶片接点之间。 6.如申请专利范围第5项所述之晶片封装结构,更包 括一底胶材,填充于该晶片与该线路基板之间。 7.如申请专利范围第6项所述之晶片封装结构,更包 括一封装胶体,覆盖该晶片及其周围之该线路基板 。 8.如申请专利范围第5项所述之晶片封装结构,更包 括一封装胶体,填充于该晶片与该线路基板之间, 并覆盖该晶片及其周围之该线路基板。 9.如申请专利范围第2项所述之晶片封装结构,更包 括多数个焊球,配置于该线路基板远离该晶片之表 面上。 10.一种线路基板,具有相对应之一第一表面与一第 二表面以及连接于两者间的一侧面,该第一表面上 配置有多数个晶片接点,该第二表面上配置有多数 个接地接点、多数个电源接点与多数个讯号接点, 而该线路基板内配置有多数条第一内部线路与多 数条第二内部线路,其中每一该些第二内部线路具 有一第一端与相对应的一第二端,该些讯号接点、 该些电源接点与该些接地接点系藉由该些第一内 部线路与部分该些晶片接点电性连接,而该些第二 内部线路之该些第一端系与部分该些晶片接点电 性连接,且该些第二内部线路之该些第二端系显露 于该线路基板之该侧面。 11.如申请专利范围第10项所述之线路基板,其中该 第二表面划分为一外围区与一内部区,该外围区系 包围该内部区,该些讯号接点只配置在该内部区内 。 12.一种晶片封装结构,包括: 一线路基板,具有相对应之一第一表面与一第二表 面以及连接于两者间的一侧面,该第一表面上配置 有多数个晶片接点,该第二表面上配置有多数个接 地接点、多数个电源接点与多数个讯号接点,而该 线路基板内配置有多数条第一内部线路与多数条 第二内部线路,其中每一该些第二内部线路具有一 第一端与相对应的一第二端,该些讯号接点、该些 电源接点与该些接地接点系藉由该些第一内部线 路与部分该些晶片接点电性连接,而该些第二内部 线路之该些第一端系与部分该些晶片接点电性连 接,且该些第二内部线路之该些第二端系显露于该 线路基板之该侧面;以及 一晶片,配置于该线路基板之该第一表面上,并与 至少部分该些晶片接点电性连接。 13.如申请专利范围第12项所述之晶片封装结构,其 中该第二表面划分为一外围区与一内部区,该外围 区系包围该内部区,该些讯号接点只配置在该内部 区内。 14.如申请专利范围第12项所述之晶片封装结构,更 包括多数条导线,电性连接于该晶片与至少部分该 些晶片接点之间。 15.如申请专利范围第14项所述之晶片封装结构,更 包括一封装胶体,覆盖该些导线、该晶片及其周围 之该线路基板。 16.如申请专利范围第12项所述之晶片封装结构,更 包括多数个凸块,电性连接于该晶片与至少部分该 些晶片接点之间。 17.如申请专利范围第16项所述之晶片封装结构,更 包括一底胶材,填充于该晶片与该线路基板之间。 18.如申请专利范围第17项所述之晶片封装结构,更 包括一封装胶体,覆盖该晶片及其周围之该线路基 板。 19.如申请专利范围第16项所述之晶片封装结构,更 包括一封装胶体,填充于该晶片与该线路基板之间 ,并覆盖该晶片及其周围之该线路基板。 20.如申请专利范围第12项所述之晶片封装结构,更 包括多数个焊球,配置于该线路基板远离该晶片之 表面上。 图式简单说明: 图1绘示为一习知线路基板用于配置焊球之表面的 示意图。 图2绘示为本发明第一实施例之线路基板用于配置 焊球之表面的示意图。 图3绘示为图2之线路基板用于配置晶片之表面的 示意图。 图4绘示为图2之线路基板沿Ⅰ-Ⅰ线之剖面示意图 。 图5绘示为本发明另一实施例之线路基板用于配置 焊球之表面的示意图。 图6绘示为图5之线路基板沿Ⅱ-Ⅱ线之剖面示意图 。 图7绘示为本发明再一实施例之线路基板用于配置 焊球之表面的示意图。 图8绘示为图7之线路基板沿Ⅲ-Ⅲ线之剖面示意图 。 图9-图12绘示为本发明四种实施例之晶片封装结构 的剖面示意图。 |
